Читайте также:
|
ADSP_2106x имеет два независимых синхронных последовательных порта SPORT0 и SPORT1, которые обеспечивают интерфейс ввода_вывода (I/O) с различными периферийными устройствами. Каждый последовательный порт имеет собственные регистры управления и буферы данных. Возможность использования различных вариантов тактовой и кадровой синхронизации позволяет поддерживать ряд протоколов обмена данными через последовательный порт и обеспечивать аппаратный интерфейс со многими преобразователями данных и кодеками промышленного стандарта.
Каждый последовательный порт может работать на полной тактовой частоте процессора, поддерживая скорость передачи данных n Мбит/с, где n – тактовая частота процессора. Возможность независимых приема и передачи данных обеспечивает значительную гибкость при организации коммуникаций через последовательные порты. Данные последовательного порта могут автоматически передаваться во внутреннюю память и из нее с использованием режима передачи с прямым доступом к памяти (DMA – Direct Memory Access). Каждый последовательный порт поддерживает многоканальный режим с временным разделением каналов (TDM – Time Division Multiplexing).
Сигналы тактовой и кадровой синхронизации последовательного порта могут генерироваться внутри процессора или приниматься от внешнего источника. Последовательные порты могут работать с длиной слова от 3 до 32 бит и с различными форматами передачи данных: передача начинается со старших бит или с младших. Они обеспечивают различные режимы синхронизации и передачи, а также компандирование по m_закону или А_закону.
Последовательные порты имеют следующие характеристики:
● независимые функции приема и передачи;
● передача слов данных длиной до 32 бит, начиная со старших бит или с младших бит;
● двойная буферизация данных – в каждой части последовательного порта (и принимающей и передающей) имеется регистр данных, а также регистр сдвига; двойная буферизация сокращает время обслуживания последовательного порта;
● аппаратное компандирование принимаемых и передаваемых данных по m-закону и А_закону;
● сигналы тактовой и кадровой синхронизации могут генерироваться внутри процессора в широком диапазоне частот или приниматься от внешнего источника;
● управляемые прерываниями передачи одиночных слов данных во внутреннюю память и из нее, которые контролируются ядром процессора ADSP_2106x;
● передачи по DMA во внутреннюю память и из нее – каждый SPORT может автоматически принимать и/или передавать целый блок данных;
● цепочка операций DMA для передачи нескольких блоков данных;
● многоканальный режим с временным разделением каналов – каждый SPORT может избирательно принимать и передавать данные из потока последовательно передаваемых бит с использованием временного разделения каналов; этот режим полезен для интерфейсов Т1.
Дата добавления: 2015-11-16; просмотров: 82 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Организация взаимодействия между процессорным ядром и портами при вводе/выводе данных. | | | Статус буфера чтения и записи. |