|
Читайте также: |
Перейдём к построению основного элемента арифметического процессора ЭВМ – 
-разрядного двоичного сумматора, который будем строить из штук одноразрядных двоичных сумматоров.
Управляющим сигналами одноразрядного сумматора 
-го разряда являются 
, 
– значения -го разряда слагаемых и 
– перенос в -й разряд из предыдущего (
). В результате работы сумматора должны быть сформированы: 
– значимые суммы в -ом разряде и 
– значения переноса в 
разряд.
Ясно, что работа сумматора описывается таблицей:
|
|
|
|
|
|
– функция проводимости для суммы;
– функция проводимости для переноса.
Очевидно, 
(см. машину голосования), а 
.
Построим схему одноразрядного сумматора как схему из функциональных элементов, используя такие элементы:
– дизъюнкция; 
– конъюнкция; 
– отрицание.
(вверху входы (упр. сигналы), внизу выходы).
Тогда схема сумматора имеет вид:
Полученную схему одноразрядного сумматора можем считать функциональным элементом с тремя входами и двумя выходами.
Построим теперь схему -разрядного сумматора:
– элементы задержки, запирающие сумматор до того, как прошло суммирование в предыдущем разряде. 
подаётся на устройство управления для выработки сигнала о переполнении сумматора в случае, когда 
. Вход 
заземлён.
Дата добавления: 2015-10-28; просмотров: 44 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Раздел 11. Теория релейно-контактных схем | | | Тема 11.5. Методы упрощения логических выражений. Методы решения логических задач |