Технические средства организации прерываний

Вычислительные системы с переменной длительностью цикла

t_A – время, необходимое для получения достоверной информации на выходе блока микропрограммного управления,

t_NC – время, необходимое для получения достоверной информации на выходе управляющей памяти,

(1) время, необходимое процессорному элементу для выполнения логической операции,

(2) время, необходимое процессорному элементу для выполнения арифметической операции без анализа состояния процессорного элемента,

t_S – время, необходимое процессорному элементу для выполнения арифметической операции с анализом результата текущей операции,

(Тактовый импульс можно прервать в состоянии (2), таким образом, можно повысить производительность приблизительно на 10%. В состав микрокоманды введены дополнительные разряды, которые характеризуют выполняемые микрокоманды, а в соответствии с этой характеристикой генератор тактовых импульсов формирует соответствующую последовательность.)

t_m –

Технические средства организации прерываний

Прерывание можно охарактеризовать, как автоматическое изменение в программе, вызванное условием или совокупностью условий, возникающие в некоторой части вычислительной системы. Для организации прерывания необходимы 2 части: аппаратная и программная. Система прерываний должна:

1) реагировать на запросы прерывания (реализуется аппаратно),

2) формировать код номера запроса прерывания (реализуется, как правило, аппаратно),

3) сравнивать вновь поступивший запрос на прерывание с текущим состоянием вычислительной системы (реализуется аппаратно),

4) обеспечивает сохранение прерванной программы (сохранение программно доступных регистров),

5) обеспечить переход к вызванной программе,

6) по окончанию работы по обработке прерываний, вернуться к прерванной программе и продолжить ее выполнение.

Основной характеристикой режима прерывания является время реакции на прерывание. Это время между поступившим запросом на прерывание и чтением первой полезной команды, затребованной программой. Информация прерванной программы хранится в стековой области памяти. Сигнал прерывания воспринимается процессором только после завершения выполнения очередной команды, это сделано для того, чтобы объем сохраняемой информации в стеке был минимальным.

Программа - упорядоченная последовательность команд и данных.

Процесс исполнения программы заключается в последовательности выполнения команд, образующих программу.

Команда - функционально завершённое действие, определяемое типом используемых данных, источником их получения, операцией над ними, приемником результата, а также источником или способом получения следующей команды.

Машинное представление команды называется объектным кодом. Обычно пользуются символьным представлением объектного кода, которое называется мнемо командами.

Командный цикл делится на две фазы: выборка и исполнение.

включение питания или нажатие RESET. управление передаётся на стартовый адрес памяти программ.

Выбирается и исполняется первая команда.

По результатам выполнения первой команды управление передаётся другой и т.д. при приёме специальной команды останова система приостанавливает свою работу до следующего пуска.

Прямой доступ к памяти — режим обмена данными между устройствами или же между устройством и основной памятью (RAM) без участия Центрального Процессора (ЦП). В результате скорость передачи увеличивается, так как данные не пересылаются в ЦП и обратно.

Кроме того, данные пересылаются сразу для многих слов, расположенных по подряд идущим адресам, что позволяет использование т. н. «пакетного» (burst) режима работы шины — 1 цикл адреса и следующие за ним многочисленные циклы данных. Аналогичная оптимизация работы ЦП с памятью крайне затруднена.

В оригинальной архитектуре IBM PC (шина ISA) был возможен лишь при наличии аппаратного DMA-контроллера (микросхема с индексом Intel 8237).

DMA-контроллер может получать доступ к системной шине независимо от центрального процессора. Контроллер содержит несколько регистров, доступных центральному процессору для чтения и записи. Регистры контроллера задают порт (который должен быть использован), направление переноса данных (чтение/запись), единицу переноса (побайтно/пословно), число байтов, которое следует перенести.

ЦП программирует контроллер DMA, устанавливая его регистры. Затем процессор даёт команду устройству (например, диску) прочитать данные во внутренний буфер. DMA-контроллер начинает работу, посылая устройству запрос чтения (при этом устройство даже не знает, пришёл ли запрос от процессора или от контроллера DMA). Адрес памяти уже находится на адресной шине, так что устройство знает, куда следует переслать следующее слово из своего внутреннего буфера. Когда запись закончена, устройство посылает сигнал подтверждения контроллеру DMA. Затем контроллер увеличивает используемый адрес памяти и уменьшает значение своего счётчика байтов. После чего запрос чтения повторяется, пока значение счётчика не станет равно нулю. По завершении цикла копирования устройство инициирует прерывание процессора, означающее завершение переноса данных. Контроллер может быть многоканальным, способным параллельно выполнять несколько операций.

Машины потоков данных производят наиболее сильное впечатление тем, что принципы их проектирования не базируются на основных свойствах и характеристиках традиционных машин и языков программирования. В архитектуре машин потоков данных отсутствует понятие «пассивная память данных», а в языке потоков данных нет понятия «переменная»: данные перемещаются из команды в команду по мере выполнения программы.

Кроме того, в данном случае не используются понятия «передача управления», «счетчик команд» и «ветвление вычислительного процесса». Вместо этого команды (операторы) управляются данными. Считается, что команда готова к управлению (т. е. Ее выполнение разрешено), если данные присутствуют в каждом из ее входных портов и отсутствуют в выходном порте. Выполнение команды приводит к исчезновению данных в ее входных портах и появлению результата в выходном порте. Программа представляет собой направленный граф, образованный соединенными между собой командами: выходной порт одной команды соединен с входным портом другой команды. Таким образом, порядок выполнения команды определяется не счетчиком команд, а движением потока данных в командах.

Структура 16-разрядного микропроцессораI8086 представлена на рис. 2.

Рис. 2. Структура 16-разрядного микропроцессора

В состав микропроцессора входят:

1. арифметико-логическое устройство (АЛУ), предназначенное для выполнения арифметических и логических операций;

2. внутренняя регистровая память, состоящая из восьми 16-разрядных регистров; четыре из них допускают раздельное использование своих младших и старших байтов, обеспечивая тем самым возможность обработки как 16-разрядных слов, так и байтов информации;

3. устройство управления, включающее в себя

-буфер команд, который представляет собой регистровую память объемом 6 байт, предназначенную для хранения выполняемой в данный момент команды (аналогично регистру команд в структуре классической ЭВМ) и заполняемую очередными командами из оперативной памяти по мере своего освобождения;

-дешифратор кода операций, определяющий тип выполняемой команды;

-блок управления операциями, который на основании расшифрованного дешифратором кода операции формирует управляющие сигналы, организующие работу всех блоков микропроцессора;

4. указатель команд (IP – instruction pointer), определяющий адрес выполняемой команды в сегменте команд оперативной памяти;

5. регистр флагов (FLAGS), содержащий признаки результата выполненных команд и некоторую управляющую информацию. Среди признаков результата отметим следующие:

ZF – флаг нуля: равен 1 при получении нулевого результата,

SF – флаг знака: устанавливается равным старшему биту результата,

CF – флаг переноса: фиксирует факт переноса из старшего бита в арифметических операциях,

OF – флаг переполнения: устанавливается в 1 при получении результата вне допустимого диапазона чисел,

PF – флаг паритета: устанавливается в 1, если младшие 8 бит результата операции содержат четное число единиц;

к флагам управления относятся

IF – флаг разрешения прерывания: когда флаг установлен в 1, процессор распознает маскируемые прерывания, что позволяет микропроцессору реагировать на особые ситуации, возникающие в работе внешних устройств; если значение флага равно нулю, то эти прерывания игнорируются,

DF – флаг направления, применяется в командах обработки последовательности байт в памяти: если флаг равен 0, последовательность обрабатывается с элемента, имеющего наименьший адрес; если флаг установлен в 1, последовательность обрабатывается от старшего адреса к младшему,

TF – флаг трассировки: если значение флага равно 1, то в микропроцессоре после выполнения каждой команды генерируется внутреннее прерывание, позволяющее перейти к соответствующей подпрограмме (используется при отладке программ);

6. блок сегментных регистров, состоящий из четырех 16-разрядных регистров, каждый из которых содержит старшие разряды базового (начального) адреса сегмента оперативной памяти, выделяемого программе при ее выполнении: кодового сегмента CS, в котором содержится код программы; сегмента данных DS; сегмента стека SS и дополнительного сегмента данных ES;

7. шинный интерфейс, который содержит схемы, обеспечивающие связь внутренней магистрали микропроцессора с системной шиной.

Дата добавления: 2015-10-24