Собрать схему триггера.

Собрать по указанию преподавателя одну из схем триггеров SR, SRT, D на схемах И–НЕ или на схемах ИЛИ–НЕ, схему JK-триггера, схему счетного триггера D-типа, схему счетного триггера JK-типа.

Подключить к выходу Q-триггера осциллограф или вольтметр постоянного тока. Подавая на входы триггера различные комбинации сигналов, снимаемых с выводов цепей логического “0” и логической “1”, а также используя (при необходимости) формирователь одиночного импульса для формирования тактового сигнала, построить комбинационную таблицу (типа табл. 5), описывающую работу триггера.

Отключить вольтметр от выхода триггера.

Подать на входы триггера сигнал частотой 10 кГц с выхода генератора импульсов блока коммутаторов.

Выходы логических схем триггера (или выходы M- и S-триггеров в случае использования JK-триггера) подключить к входам каналов 2, 3, … блока коммутаторов, а на вход канала 1 подать сигнал 10 кГц, действующий на входе триггера. Выход развертки осциллографа (на правой боковой панели клемма ) соединить с гнездом коммутатора “напряж. развертки”.

Переключатель синхронизации на осциллографе установить в положение 1:1 “внеш.”, вход Y осциллографа соединить с гнездами “Y” коммутатора, вход синхронизации осциллографа “внеш.” cоединить с выводом 2,5 кГц коммутатора.

Подать на коммутатор напряжение питания 8…10 В. Надлежащая синхронизация схемы устанавливается следующим образом:

- ручку “уровень” (на панели осциллографа) повернуть влево до упора (против часовой стрелки);

- ручкой “стабильность” добиться появления изображения сигналов на экране осциллографа, затем слегка довернуть ее влево так, чтобы изображение сигналов пропало;

- ручку “уровень” поворачивать вправо до появления на экране осциллографа устойчивого изображения сигналов. Установить переключателями “усиление” и “длительность” желаемый масштаб изображения сигналов.

Зарисовать наблюдаемые на экране осциллографа диаграммы сигналов. Выключить напряжение питания. Разобрать схему триггера.

Внимание! Не вытаскивать перемычки из гнезд, держась за провода: их можно легко оторвать от наконечников.

4. Собрать (по указанию преподавателя) схему дешифратора в соответствии с заданной комбинационной таблицей, варианты которой представлены в табл. 8.

Таблица 8

XI

Х2

Подключая к выходам дешифратора вольтметр постоянного тока или осциллограф и подавая на его входы комбинации сигналов “0” и “1”, проверить соответствие реализуемой таблицы заданной таблице.

Разобрать схему дешифратора.

5. Собрать схему шифратора. Собрать схему шифратора в соответствии с указанным вариантом комбинационной таблицы (см. табл. 8). Проверить соответствие реализуемой комбинационной таблицы заданной (аналогично действиям п. 4).

Разобрать схему шифратора и убрать за собой рабочее место.

6. Cодержание отчета

1. Исходная комбинационная таблица.

2. Карта Карно, соответствующая комбинационной таблице.

3. Преобразованное выражение логической функции.

4. Электрическая схема, реализующая заданную функцию.

5. Электрическая схема триггера, комбинационная таблица, соответствующая его работе, осциллограммы напряжений на входах и выходах триггера.

6. Электрические схемы дешифратора и шифратора, соответствующие комбинационные таблицы.

Контрольные вопросы

1. Как определить выражение функции по ее комбинационной таблице?

2. Как определить комбинационную схему по заданному выражению логической функции?

3. Каковы диаграммы сигналов в схеме триггера?

4. Как собрать схему дешифратора, исходя из заданной комбинационной таблицы?

5. Как собрать схему шифратора, исходя из заданной комбинационной таблицы?

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Лачин В.И., Савелов Н.С. Электроника: учебное пособие. Изд. 6-е, перераб. и дополн. – Ростов на Д.: Феникс, 2007. – 703 с.

2. Угрюмов Е. Цифровая схемотехника. – СПб.: БХВ, 2001. – 528 с.

3. Валенко В.С. Полупроводниковые приборы и основы схемотехники электронных устройств. – М.: ДОДЭКА-XXI. 2001. – 365 с.

4. Степаненко И.П. Основы микроэлектроники. Изд. 2-е. – М.: Лаборатория Базовых Знаний, 2000. – 488 с.

Лабораторная работа ЭУ-11

“ИССЛЕДОВАНИЕ ТРИГГЕРНЫХ УСТРОЙСТВ”

1. Цель работы

Цель работы – ознакомление с характеристиками триггерных устройств цифровой схемотехники и изучение способов построения схем на их основе.

Триггерные устройства строятся на основе логических элементов, т.е. элементов, оперирующих с логическими сигналами, которые принимают значение только двух уровней – высокого и низкого (нулевого). Обычно сигнал высокого уровня обозначают единицей, низкого уровня – нулем. Для описания поведения логических триггерных схем используют алгебру логики.

Переменные в алгебре логики принимают два значения – “0” и “1”. Основными функциями алгебры логики являются функции ИЛИ (логического сложения X₁+X₂), И (логического умножения X₁X₂), отрицания (инверсии) (функция НЕ).

Эти функции определяются комбинационными таблицами, представленными в табл. 1.

Таблица 1
X1	X2	(X1+X2)	X1X2

Функция инверсии является функцией одного аргумента, функции И, ИЛИ могут быть функциями многих аргументов:

Y=X₁X₂…X_n (умножение); Y=X₁+X₂+…+X_n(сложение).

Логическая функция одного аргумента описывается комбинационной таблицей из 2 строк, двух аргументов – таблицей из 4 строк, n аргументов – таблицей 2ⁿстрок.

Комбинационная таблица функций Y=X₁X₂X₃ и Y=X₁+X₂+X₃ представлена в табл. 2.

Таблица 2
X1	X2	X3	X1X2X3	X1+X2+X3

Существуют и другие логические функции. По комбинационной таблице можно составить выражение соответствующей логической функции.

Логические функции И, ИЛИ, НЕ реализуются соответствующими элементами, обозначения которых приведены на рис. 1.

Р и с. 1. Обозначения логических элементов

Наибольшее распространение получили логические элементы, реализующие комбинированные функции ИЛИ–НЕ, И–НЕ (рис. 2).

Р и с. 2. Обозначения логических элементов с инверсией

Элемент И называется также вентильной схемой, так как он пропускает информационный сигнал, действующий на одном из входов, например X₁, на выход только при наличии на другом выходе сигнала высокого уровня (X₂=1). Это видно непосредственно из рассмотрения табл. 1.

Триггер (триггерное устройство) – это схема с двумя устойчивыми состояниями. Триггер имеет два выхода – прямой Q и инверсный и несколько информационных входов, а также может иметь тактовые входы. При поступлении на информационные входы определенной комбинации сигналов триггер переходит из одного состояния в другое и запоминает это состояние на период отсутствия сигналов. Состояния триггера кодируются цифрами 0 и 1.

Обычно считают, что триггер находится в состоянии 1, если сигнал на выходе Q имеет высокий уровень (соответствует логической “1”). При этом сигнал на выходе имеет низкий уровень, соответствующий логическому “0”.

Триггер находится в состоянии 0, если сигнал на его выходе Q имеет низкий уровень (нулевой).

Триггеры могут работать в асинхронном режиме, при котором они изменяют свое состояние непосредственно в момент изменения сигналов на информационных входах.

Триггеры, работающие в синхронном режиме (тактируемые триггеры), могут менять свое состояние только при поступлении на тактовый вход тактирующего сигнала (синхронизирующего сигнала).

Наиболее распространенными являются D-триггеры и JK-триггеры (рис. 3).

Р и с. 3. Обозначение триггеров D- и JK-типов

D-триггер имеет один информационный вход D и устанавливается в состояние, соответствующее уровню сигнала (информации) на этом входе, но только при наличии на тактовом входе С тактового сигнала высокого уровня (С=1). При низком уровне тактового сигнала (С=0) триггер не воспринимает информацию с входа D. Кроме указанных входов D-триггеры обычно имеют еще и установочные входы S и R.

При подаче на вход S сигнала высокого уровня (единичного) триггер устанавливается в единичное состояние независимо от сигналов на информационных входах. При подаче на вход R единичного сигнала триггер устанавливается в нулевое состояние.

JK-триггер имеет два информационных входа J, K и тактируемый вход С. Триггер устанавливается в единичное состояние при комбинации сигналов J=1, K=0, а в нулевое соединение при комбинации сигналов J=0, K=1. При комбинации сигналов J=K=0 триггер не меняет своего состояния, при комбинации сигналов J=K=1 триггер меняет свое предыдущее состояние на противоположное.

JK-триггер, как и D-триггер, имеет установочные входы S и R и также воспринимает информацию только при единичном тактовом сигнале (С=1).

Триггерные устройства так же, как и логические схемы, могут описываться комбинационными таблицами и логическими функциями, определяющими состояние Q_n триггера. В отличие от логических схем эти функции зависят не только от комбинации информационных сигналов, но и от значения функции (состояния триггера Q_n-1) в момент времени t_n-1, предшествующий моменту t_n подачи на входы схемы комбинации сигналов.

D-триггер и JK-триггер описываются комбинационными таблицами, представленными в табл. 3.

D-триггер		Таблица 3   JK-триггер (при Cn-1=1)
C	D	Qn	Jn-1	Kn-1	Qn
		Qn-1			Qn-1
		Qn-1
					Qn-1

D-триггер описывается логическим выражением

.

JK-триггер описывается логическим выражением

.

С учетом сигналов, подаваемых на R и S входы, триггеры описываются более сложными выражениями.

Наиболее распространенные D- и JK-триггеры имеют инверсные установочные входы R и S (рис. 4, рис. 5).

Р и с. 4. D-триггер Р и с. 5. JK-триггер

Эти триггеры устанавливаются сигналами низкого уровня (нулевыми), подаваемыми на R, S входы, в соответствии с табл. 4.

Комбинация установочных сигналов R=S=1 () является запрещенной, так как при этом триггер устанавливается в неопределенное состояние.

Таблица 4
S	R			Qn
				Qn-1

Необходимо отметить, что при работе D- и JK-триггеров в синхронном режиме D-триггер меняет свое состояние в соответствие с комбинацией информационных сигналов в момент действия переднего фронта синхросигнала (по фронту сигнала), а JK-триггер – в момент действия заднего фронта синхросигнала (по спаду сигнала).

Р и с. 6. Диаграммы сигналов D-триггера

Они устанавливаются в состояние, соответствующее информационному сигналу, действующему в момент времени непосредственно перед фронтом синхросигнала.

Типичная временная диаграмма сигналов, действующих на входах D-триггера, приведена на рис. 6, JK-триггера – на рис. 7.

Описанные триггеры могут быть использованы в схемах счетных триггеров, имеющих один счетный вход С и пересчитывающих по модулю 2 счетные импульсы, поступающие на его вход.

Схемы счетных триггеров на основе D- и JK-триггеров представлены на рис. 8, диаграммы сигналов – на рис. 9.

На основе триггерных устройств строятся различные пересчетные и регистровые схемы.

Пересчетные схемы (счетчики) определяют сумму последовательного ряда импульсов (счетных импульсов) по модулю 2. Счетчики бывают суммирующие, вычитающие и реверсивные (которые могут как суммировать импульсы, так и вычитать).

Р и с. 7. Диаграммы сигналов JK-триггера

Р и с. 8. Схемы счетных триггеров

Р и с. 9. Диаграммы сигналов в схемах триггеров

Счетчики характеризуются коэффициентом пересчета К – максимальным числом сосчитанных импульсов. Коэффициент К зависит от числа разрядов счетчика (каждому разряду соответствует один триггер). Для n -разрядного счетчика максимальное значение К определяется соотношением К_max=2 ⁿ.

Схема асинхронного суммирующего четырехразрядного счетчика, выполненного на JK-триггерах, и диаграммы сигналов представлены на рис. 10. Легко убедиться, что в интервалах времени, следующих после входных импульсов 1, 2…, на выходах Q₁…Q₄ действует двоичный код, соответствующий числу поступивших импульсов.

Р и с. 10. Схема суммирующего счетчика на JK триггерах

и диаграммы сигналов

Схема двухразрядного суммирующего счетчика, выполненного на D-триггерах, а также диаграммы сигналов представлены на рис. 11.

Схема двухразрядного вычитающего счетчика, выполненного на D-триггерах, и диаграммы сигналов представлены на рис. 12.

Р и с. 11. Схема суммирующего счетчика на D - триггерах и диаграммы сигналов

Двухразрядный счетчик имеет коэффициент пересчета 4, трехразрядный – 8, n -разрядный – 2 ⁿ.

Часто требуются счетчики с произвольным коэффициентом пересчета, меньшим числа 2 ⁿ. Для построения такого счетчика используют дополнительно межразрядные связи и вентильные схемы. В схемах JK-триггеров трехвходовые вентильные схемы встроены во входные цепи, такие триггеры имеют три входа J и три входа К.

Р и с. 12. Схема вычитающего счетчика на D триггерах и диаграммы сигналов

Некоторые схемы счетчиков (с коэффициентами пересчета К = 3, 5, 6) изображены на рис. 13.

Р и с. 13. Схемы счетчиков с разным значением К

Особое значение в цифровой схемотехнике имеют счетчики с коэффициентом пересчета, равным 10 (декадные счетчики). Одна из схем суммирующего декадного счетчика приведена на рис. 14. Работает она следующим образом. После поступления 9-го счетного импульса на выходах счетчика действует код 1001 (Q₄=1, Q₃=0, Q₂=0, Q₁=1), т.е. двоичный эквивалент цифры 9. При этом на J, K входы схемы DD4 с выхода Q₁ поступает сигнал 1 (поэтому после поступления очередного 10-го импульса схема DD4 инвертирует свое состояние, т.е. переходит в состояние 0); на J, K входы схемы DD2 с выхода Q₄ поступает сигнал 0 (поэтому после поступления 10-го импульса схема DD2 не меняет своего состояния 0). После поступления 10-го импульса схема DD1 инвертирует свое состояние, т.е. переходит в состояние 0.

Р и с. 14. Схема суммирующего декадного счетчика

Следовательно, после поступления десятого импульса счетчик очищается (в него записывается код 0000).

Регистровые схемы(регистры) – схемы, предназначенные для записи и хранения цифровой информации, представленной двоичными кодами (словами). Регистры строятся на основе триггеров. Для записи каждого разряда кода используется один триггер. Регистры могут быть с последовательной и параллельной записями и со считыванием информации.

Регистры с параллельной записью информации представляют собой простой набор триггеров (рис. 15).

Перед записью кода, подаваемого на входы X₁… X_N, регистр очищают путем подачи на R входы триггеров сигнала низкого (нулевого) уровня. После этого по окончании очередного тактового импульса ТИ в регистр записывается код. Схема последовательного регистра имеет один вход, на который синхронно с тактовыми импульсами последовательно подается записываемый код (поразрядно, начиная с младшего разряда). Схема последовательного двухразрядного регистра, а также диаграммы сигналов представлены на рис. 16.

Дата добавления: 2015-07-21