Система таймеров.

Таймер/счетчик T0 имеет минимальный набор функций, зависящий тем не менее от модели микроконтроллера. В одних моделях он может использоваться только для отсчета и измерения временных интервалов или

как счетчик внешних событий. В других моделях к этим функциям добавляется возможность генерации сигналов с широтно_импульсной модуляцией (ШИМ) фиксированной разрядности, а также возможность работать в асинхронном режиме в качестве часов реального времени.

Таймер/счетчик T1 тоже может использоваться для отсчета временных интервалов и как счетчик внешних событий. Кроме того, он может выполнять запоминание своего состояния по внешнему сигналу. Как и таймер/счетчик T0, он может работать в качестве широтно-импульсного модулятора, но уже переменной разрядности и к тому же многоканального (количество каналов зависит от модели).

Таймер/счетчик T2 полностью аналогичен таймеру/счетчику T0. При наличии в микроконтроллере обоих таймеров/счетчиков, один из них может работать в асинхронном режиме, а другой — в качестве счетчика внешних событий.

В составе всех микроконтроллеров семейства имеется также сторожевой таймер, являющийся непременным атрибутом всех современных микроконтроллеров. Этот таймер позволяет избежать несанкционированного зацикливания программы, возникающего по тем или иным причинам.

Для разрешения/запрещения прерываний от таймеров/счетчиков T0, T1 и T2 во всех моделях предназначен регистр TIMSK (Timer/Counter Interrupt MaSK Register — регистр маски прерываний от таймеров/счетчиков).

Рис 1.3. Формат регистра TIMSK

Архитектура ядра. Ядро микроконтроллеров Atmega выполнено по RISC-архитектуре, в которой используется ряд решений, направенных на повышение быстродействия микроконтроллеров.

Арифметико-логическое устройство (АЛУ), выполняющее все вычисления, подключено непосредственно к 32 рабочим регистрам, объединенным в регистровый файл. Благодаря этому, АЛУ может выполнять одну операцию (чтение содержимого регистров, выполнение операции и запись результата обратно в регистровый файл) за такт. Кроме того, практически каждая из команд (за исключением команд, у которых одним из операндов является 16-битный адрес) занимает одну ячейку памяти программ.

Рис 1.3. Архитектура ядра микроконтроллеров AVR

В микроконтроллерах Atmega реализована Гарвардская архитектура, характеризующаяся раздельной памятью программ и данных, каждая из которых имеет собственные шины доступа. Такая организация позволяет одновременно работать как с памятью программ, так и с памятью данных.

Для выполнения поставленной задачи был выбран микроконтроллер Atmega8535.

Atmega8535. Микроконтроллер Atmega8535 имеет FLASH-память программ объемом 8 Кбайт, ОЗУ объемом 512 байт и EEPROM-память данных объемом 512 байт.

На Рис. 1.4. приведена структурная схема микроконтроллера Atmega8535. Особенностями данной модели являются:

· 4 порта ввода/вывода;

· 6-канальный 10-битный АЦП;

· по одному интерфейсному модулю USART, SPI и TWI;

· два 8-битных (T0, T2) и один 16-битный (T1) таймер/счетчик.

Рис 1.4. Структурная схема микроконтроллеров Atmega8535

Дата добавления: 2015-07-16