ОС – осведомительный сигнал

Министерство образования и науки Украины

Севастопольский Национальный Технический

Университет

Кафедра кибернетики и

вычислительной техники

Контрольная работа

по дисциплине: «Архитектура вычислительных машин»

Выполнил: ст.гр. М-31з

Приходько К.Ю.

Проверил:

Севастополь 2007

Контрольная работа №1

Задача 1. Построить схему четырехразрядного регистра P(1:4), выполняющего микрооперации сброса, установки кода, приема кода с внешнего регистра Т(1:4), циклического сдвига и вычисляющего осведомительные сигналы.

Привести временные диаграммы выполнения микрооперации сдвига в динамическом режиме.

Данные для варианта представлены в таблице 1.

ТМП - тип микросхемы памяти:

A – К155ТМ2, B – К155ТВ1, С – К155ИР1.

НС - направление сдвига:

L – в сторону первого разряда,

R – в сторону четвертого разряда.

КC - константа сдвига,

УК - устанавливаемый код,

МОС – микрооперация сброса,

МОП - микрооперация приема кода,

КТ - количество тактов приема и установки кода,

ОС - осведомительные сигналы

Таблица 1

№ вар	ТМП	МОС	УК	МОП	КТ	КС	НС	ОС
	А	P:=0		P:=Т			L	P = 0000 P £ 0101

Ход решения

у0: P(1:4):=0000 – обнуление (сброс) регистра,

y1: P(1:4):=1010 – установка кода,

у2: Р(1:4):= Т(1:4) – прием кода с регистра Т (межрегистровая передача),

y3: P(1:4):=P(2:4),P1 – циклический сдвиг влево информации в регистре.

Регистр должен вычислять осведомительные сигналы

х1= (P(1:4)=0000), x2= (p(1:4)>=0101).

В качестве элементного базиса для реализации 4 разрядного регистра берем микросхему К155ТМ2 (ТТЛ-логика) - рисунок 1. Микросхема содержит два независимых D-триггера, имеющих общую цепь питания. У каждого триггера есть входы , а также комплиментарные выходы и . Входы и асинхронные, потому что они работают независимо от сигнала на тактовом входе ; активный уровень для них – низкий. Сигнал от входа передается на выходы и по положительному (от низкого к высокому уровню) перепаду на тактовом входе . Чтобы триггер переключился правильно, нужный уровень на входе следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы и одновременно подать напряжения низкого уровня, состояние выходов и окажется неопределенным. Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы и поданы взаимно-противоположные логические сигналы. В это время входы и отключены. Загрузить в триггер входной сигнал по входу можно, если на входы и подано напряжение высокого уровня.

Выходы внешнего регистра T(1:4), с которого принимается информация на регистр Р, обозначим Т1-Т4.

Построим таблицу зависимости функций возбуждения входов от управляющих сигналов и входной информации (таблица 2). Операции установки и приема кода целесообразно выполнять при помощи специально для этого предназначенных установочных R-S входов регистра. Эти входы асинхронные и имеют приоритет перед другими входами

Таблица 2

y	R1	S1	R2	S2	R3	S3	R4	S4
у0
у1			[1]				[1]
у2	[ ]		[ ]		[ ]		[ ]
y	D1	D2	D3	D4	C1	C2	C3	C4
y3	Q2	Q3	Q4	Q1	c	c	c	c

Из таблицы 2 получаем следующие функции возбуждения входов триггеров.

; ;

; ;

; ;

; ;

; ; ; ;

.

При однотактной установке и нули и единицы входного слова должны быть приняты на регистр за один такт под воздействием единственного сигнала у1 (или у2). Для двухтактной установки элементы, заключены в квадратные скобки.

Микрооперацию сдвига целесообразно выполнять с использованием синхронного D-триггера. При этом синхроимпульсы будут использоваться для отсчета сдвигов: на один синхроимпульс будет выполняться один сдвиг. Для этого управляющий сигнал у3, домноженный на синхроимпульс, целесообразно подать на входы С триггеров. В схему регистра не может быть подано два или более управляющих сигнала одновременно, так как в конкретный момент времени на одном операционном элементе может выполняться только одна микрооперация.

Осведомительный сигнал х1 вычисляется по формуле .

На рисунке 24 показаны наборы значений регистра, на которых осведомительный сигнал x2 должен принимать единичные значения. Минимальная ДНФ для вычисления х2: .

Временные диаграммы регистра при выполнении им микрооперации сдвига в динамическом режиме (при подаче на С-входы последовательности синхроимпульсов) приведены на рисунке 3. Триггеры К155ТМ2 переключаются по нарастающему фронту синхросигнала. Временные интервалы, в частности, задержки переключения триггеров относительно начала синхроимпульса, на рисунке показаны условно без соблюдения масштаба. Микрооперации установки и приема кода в данной схемной реализации осуществляются асинхронно при подаче в схему единичного значения соответствующего управляющего сигнала (можно предположить, что время формирования этих значений задается (синхронизируется) управляющим автоматом).

Схема регистра представлена на рисунке 4. Для реализации функций возбуждения входов и осведомительных сигналов используются микросхемы К155ЛР1(2И-2И-ИЛИ-НЕ), К155ЛА1(2 элемента 4И-НЕ), К155ЛА3(4 элемента 2И-НЕ).

Задача 2. Построить четырехразрядный накапливающий счетчик С(1:4) по модулю М, выполняющий микрооперацию сброса (C:= 0) и выдающий осведомительный сигнал X.

Привести временные диаграммы выполнения микрооперации счета в динамическом режиме.

Дополнительные сведения для конкретных вариантов представлены в таблице 3. В таблице использованы следующие обозначения.

ЭБ - элементный базис:

А - К155ТВ1,

B - комбинационный счетчик и регистр К155ИР1,

ТС – тип счетчика:

А – инкрементирующий, B – декрементирующий, C – реверсивный.

М – модуль счета (в десятичной системе счисления).

ТП–тип переноса: A– последовательный, В – сквозной, С - параллельный.

ОС – осведомительный сигнал

Таблица 3

№ вар.	ЭБ	ТС	ТП	М	ОС
	A	A	С		С = 0000

Ход решения

Состояния триггера К155ТВ1 приведены в таблице 4. J-K-триггер является синхронным двухступенчатым. Первая ступень синхронизируется прямым значением синхросигнала и, следовательно, срабатывает по нарастающему фронту синхроимпульса (будем называть его просто фронтом), вторая ступень синхронизируется инверсным значением синхросигнала и соответственно срабатывает по ниспадающему фронту синхроимпульса (будем называть его срезом). Следовательно, переключение J-K- триггера осуществляется по ниспадающему фронту (срезу) синхроимпульса (это необходимо учитывать при построении временных диаграмм счета).

Преимущество двухступенчатых элементов памяти состоит в том, что момент приема информации со входов на триггер (срабатывание первой ступени) и момент выдачи информации на выходы триггера (срабатывание второй ступени) разделены во времени (на время длительности синхроимпульса минус время срабатывания первой ступени триггера). Это позволяет схемам, в которых используется двухступенчатая память, работать устойчиво, когда один и тот же запоминающий элемент (триггер) в одном и том же такте является и источником и приемником информации. По фронту синхроимпульса в схеме счетчика переключатся первые ступени всех триггеров в соответствии со сформированными на логических элементах (вентилях) сигналами межразрядных переносов (длительность синхроимпульса должна быть больше, чем время переключения первой ступени триггеров). Переключение осуществится корректно, т. к. во время длительности синхроимпульса информация на выходах триггеров (выходах второй ступени), используемых для вычисления сигналов переноса, не изменяется. По срезу синхроимпульса информация с первой ступени триггеров перепишется на вторую ступень. Следующее срабатывание схемы произойдет по следующему синхроимпульсу.

Таблица 4

X	X	X			Не определено
X	X	X
X	X	X
	X	X

Суммирующий двоичный счетчик по модулю 10 (основание системы счисления) должен считать от 0000 до 1001 (9 в двоичной системе счисления), а затем сбрасываться в 0000. Сброс счетчика можно осуществлять по установочным RS входам при помощи сигнала x_mod = (C(1:4)=1010). При этом комбинация 1010 будет появляться на выходах регистра кратковременно (t_тр+ t_кс), что не повлияет на логику работы схемы, хотя может сказаться на надежности. Другими словами, при переходе счетчика из состояния 1001 в состояние 0000 через состояние 1010, присутствующее на выходах счетчика в течение времени выработки осведомительного сигнала и времени переключения триггеров, на выходе Q3 возникает кратковременный остроконечный импульс, вызывающий переходный процесс.

Построим таблицу зависимости функций возбуждения RS входов от управляющих сигналов и сигнала x_mod (таблица 5).

Таблица 5

y	R1	S1	R2	S2	R3	S3	R4	S4
у0
у1
xmod

На основе данной таблицы строятся функции возбуждения входов. Осведомительный сигнал x=(С(1:4):=0000) может быть сформирован в соответствии с функцией

Схема счетчика приведена на рисунке 5. В реальных устройствах для обеспечения помехоустойчивости не используемые входы микросхем подключаются через сопротивление 1 КОм к источнику питания +5В (не более 20 входов на один резистор).

Задача 3. Синтезировать на основе микросхемы K155ИЕ7 инкрементирующий и декрементирующий двоичный четырехразрядный счетчик с произвольным модулем счета. Модуль счета задается значением регистра . Для вычисления значения осведомительного сигнала, управляющего переключением счетчика в соответствии с модулем счета, использовать схему сравнения.

Вид схемы сравнения для конкретного варианта задан в таблице 16 (буквами А и В обозначены входы схемы сравнения).

Укажите, какой код должен быть задан в регистре Т при использовании заданной схемы сравнения (значение модуля счета, значение некоторой цифры в данной системе счисления и т.п.).

Таблица 6

№ варианта	Вид схемы сравнения
1, 4, 7, 10, 13, 16, 19	A = B

Ход решения

Микросхема К155ИЕ7 – четырехразрядный реверсивный двоичный счетчик в интегральном исполнении. Условно-графическое обозначение приведено на рисунке 6.

Состояния счетчика представлены в таблице 7.

Таблица 7

Режим

Входы

Выходы

+1

-1

D1

D2

D3

D4

Q1

Q2

Q3

Q4

Сброс

X

X

a

X

X

X

X

a

Параллельная загрузка

X

a

a

a

X

a

Счет на увеличение

Г

X

X

X

X

Q(1:4) + 1

v

Счет на уменьшение

Г

X

X

X

X

Q(1:4) – 1

w

Синхросигналы, инициирующие микрооперации счета, подаются на входы "+1" (суммирующий) и "-1" (вычитаю­щий). Состояние счетчика меняется по положительным перепадам этих сигналов (от низкого уровня к высокому). Если для счета ис­пользуется один из этих входов, на другом входе следует зафикси­ровать напряжение высокого уровня.

Для построения счетчиков с числом разрядов, превышающим четы­ре, микросхема имеет выводы сигналов окончания счета: " " и " ", которые подключаются соответственно к входам "+1" и "-1" последующего четырех разрядного счетчика. Дополнительной логики при последовательном соединении счетчиков не требуется.

Если счет достиг максимума (состояние 1111), с приходом следующего тактового перепада от высокого уровня к низкому на вход "+1" на выходе " " появится низкое напряжение. После возврата напряжения на тактовом входе "+1" к высокому уровню напряжение на выходе " " останется низким еще на время, соответствующее двойной задержке переключения логического элемента ТТЛ. Аналогично на выходе " " появляется напряжение низкого уровня, если на вход "-1" пришел счетный перепад низкого уровня.

Другими словами, сигнал v становится равным 0, когда после комбинации 1111 счетчик устанавливается в 0000 при счете на увеличение. Сигнал w становится равным 0, когда после комбинации 0000 счетчик устанавливается в 1111 при счете на уменьшение.

Таким образом, импульсные перепады от выходов " " и " " служат как тактовые для последующих входов "+1" и "-1" при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения логического элемента ТТЛ.

Счет осу­ществляется только если на вход разрешения параллельной загрузки подано напряжение высокого уровня, а на вход сброса R - напряжение низкого уровня. Старшим считается разряд Q4.

Если на входы и R подать напряжение низкого уровня, то код, зафиксированный на параллельных входах D1-D4, загружается в счет­чик и появляется на его выходах Q1-Q4 независимо от сигнала на тактовых входах "+1" и "-1".

Параллельная загрузка запрещается, если на вход сброса R пода­но напряжение высокого уровня. По этому сигналу на всех выходах Q1-Q4 устанавливается низкий уровень.

Операции сброса и параллельной загрузки асинхронные.

Максимальная тактовая частота для счетчика 25 МГц; время задержки распространения сигнала от входа "+1" до выхода " " 26 нс, аналогичные задержки от входа до выхода Q4 составляют 40 нс. Время действия сигнала сброса (от входа R до выходов Q) 35 нс [6].

Составим схему реверсивного счетчика по модулю 10, выполняющего микрооперации y0: C(1:4):=0000, y1: C(1:4):=0101,

y2: C(1:4):=C(1:4) + 1, y3: C(1:4):=C(1:4) – 1,

представлена на рисунке 7. При построении схемы использовалась таблица 8. При составлении таблицы учтено местоположение старшего разряда счетчика и установлено соответствие С(1:4) – Q(4:1).

Таблица 8

y			+1	-1	D1	D2	D3	D4
y0		X	X	X	X	X	X	X
y1			X	X
y2			c		X	X	X	X
y3				c	X	X	X	X
xmod(+)		X	X	X	X	X	X	X
xmod(-)			X	X

Функции возбуждения входов:

;

(для реализации выбрана эта функция, а не , так как необходимо организовать управление входом со стороны сигнала , который вырабатывается в режиме счета, а должен переключать схему в режим параллельной загрузки);

; ;

; ; ; .

При реализации схемы проведены необходимые преобразования для приведения функций возбуждения к используемому базису ТТЛ-логики.

Контрольная работа №2

Задача 1. Разработать микропрограмму функционирования и структурную схему АЛУ, выполняющего одну арифметическую операцию и одну логическую операцию. При выполнении арифметической операции операнды воспринимаются как числа с фиксированной точкой, представленные в прямых кодах. Способ выполнения сложения в ОА – параллельный. При выполнении логической операции операнды воспринимаются как коды (т.е. слова, в которых каждый бит представляет логическое значение 0 или 1). Результат может быть занесен в регистр одного из операндов или в отдельный регистр. Предусмотреть в структуре АЛУ -разрядный комбинационный сумматор для выполнения микрооперации сложения в модифицированных кодах и -разрядный комбинационный формирователь для выполнения логической микрооперации.

Для параллельно-последовательного выполнения логической операции предусмотреть наличие микрооперации сдвига регистров на разрядов.

Тип исполняемой операции задает соответствующий операции внешний управляющий сигнал, устанавливающий триггер Т в нулевое или единичное состояние (при Т=0 выполняется арифметическая операция, при Т=1 – логическая операция).

АО – арифметическая операция:

1 – сложение двоичных чисел с фиксированной точкой,

2 – вычитание двоичных чисел с фиксированной точкой,

3 – умножение двоичных чисел с фиксированной точкой (начиная с младших разрядов множителя со сдвигом суммы частичных произведений),

4 - умножение двоичных чисел с фиксированной точкой на 2 разряда множителя,

5 - деление двоичных чисел с фиксированной точкой.

ЛО – логические операции:

1 – конъюнкция,

2 – дизъюнкция,

3 – инверсия,

4 – сложение по модулю два (исключающее или).

НС() – направление сдвига при выполнении микрооперации сдвига на разрядов: L – влево; R – вправо.

Таблица 1

№ варианта	АО	ЛО	m	НС()
				R

Ход решения

Дополнительный код положительного числа с фиксированной точкой равен его прямому коду. Дополнительный код отрицательного числа может быть получен прибавлением единицы к его обратному коду (обратный код рассмотрен в разделе, посвященном формирователям кодов). Для исполнения микропрограммы сложения необходим параллельный ()-разрядный накапливающий сумматор , состоящий из ()-разрядного комбинационного сумматора и регистра . Первое слагаемое до начала микропрограммы сложения заносится в регистр . При этом знаковый разряд первого слагаемого удваивается. Второе слагаемое заносится в регистр (удвоение знакового разряда будет производиться на входах комбинационного сумматора при исполнении микрооперации сложения). Микропрограмма (ГСА) операции сложения представлена на рисунке 1. Структурная схема ОА изображена на рисунке 2.

Микропрограмма сложения выполняется следующим образом.

1) Анализируется знак первого операнда (условие ). Если первый операнд является отрицательным числом, то его прямой код преобразуется в дополнительный (микрооперация ). Преобразование осуществляется следующим образом: на комбинационном сумматоре по управляющему сигналу суммируется содержимое регистра с полностью нулевым кодом. При этом разряды подаются на входы сумматора в инверсном виде. Знаковые разряды , подаются на входы сумматора без изменения. Такая конфигурация первого слагаемого соответствует его обратному коду. Прибавление единицы к обратному коду для получения дополнительного кода осуществляется в процессе суммирования путем подачи управляющего сигнала на вход переноса в младший разряд комбинационного сумматора (). Результат микрооперации записывается на регистр .

Если первый операнд является положительным числом, то он не преобразуется, так как дополнительный код положительного числа равен его прямому коду.

2) Анализируется знак второго операнда (условие ). Если знак равен нулю (число - положительное), то к содержимому регистра прибавляется на комбинационном сумматоре содержимое регистра (микрооперация ). При этом знаковый разряд второго операнда удваивается. Если - отрицательное число, то к содержимому регистра прибавляется дополнительный код числа , полученный на входах сумматора подобно тому, как это было описано в пункте 1); знаковый разряд второго операнда при этом также удваивается (микрооперация ). Результат микроопераций записывается на регистр . Результат сложения чисел, представленных в дополнительных кодах является числом в дополнительном коде.

3) Анализируется знак результата (условие ). Если результат сложения является отрицательным числом, то осуществляется его преобразование в прямой код посредством микрооперации . Если является положительным числом, то преобразования не требуется.

4) Анализируется наличие ситуации «переполнение» (условие ). Если знаковые разряды , разные, то устанавливается флаг (триггер) , сигнализирующий процессору о том, что в результате операции сложения произошло переполнение (микрооперация ).

На структурной схеме предусмотрен дополнительный управляющий сигнал , сбрасывающий флаг переполнения. Сигнал может вырабатываться, например, в процессе исполнения процессором программы обработки прерывания «Переполнение с фиксированной точкой».

Примечание - Микропрограмма вычитания двоичных чисел с фиксированной точкой отличается от микропрограммы сложения тем, что по нулевой ветви условного блока выполняется микрооперация , а по единичной – микрооперация .

Дата добавления: 2015-11-30