1. Компания Intel® давно стала обращать пристальное внимание на мобильный потребительский сектор и выпускать ориентированные на него продукты. Поначалу это были процессоры, подобранные по малому

Intel^® Atom^™

1. Компания Intel^® давно стала обращать пристальное внимание на мобильный потребительский сектор и выпускать ориентированные на него продукты. Поначалу это были процессоры, подобранные по малому энергопотреблению при прочих равных параметрах (разве что частоты пониже, да корпус поменьше). Затем стали выпускать ЦП, специально доработанные для подобных применений.

Назрела необходимость сделать специальную архитектуру для компактного мобильного устройства, где главное — не скорость, а энергоэффективность. В Intel^® такую задачу взяло на себя израильское отделение компании, создавшее до этого весьма удачное семейство мобильных процессоров Pentium M.

2. Идеи ускорения

Для начала рассмотрим основные характеристики процессора с точки зрения потребителя. Их три: скорость, энергоэффективность, цена. Далее вспомним, что у идеальной КМОП-микросхемы потребление энергии пропорционально частоте и квадрату напряжения питания, а пиковая частота линейно зависит от напряжения. В результате, уполовинив частоту, мы можем уполовинить напряжение, что в теории уменьшит потребление энергии в 8 раз. Таким образом, мобильный процессор должен быть низкочастотным и низковольтным. Для того, чтобы он оказался быстрым надо, чтобы за каждый такт он выполнял как можно больше команд, что чаще всего означает увеличение числа конвейеров и/или числа ядер. Но это ведёт к резкому росту транзисторного бюджета, что увеличивает площадь чипа, а значит и его стоимость.

Таким образом, выиграть по всем трём пунктам не получится даже теоретически. Поэтому инженеры Intel^® решили ухудшить показатели скорости, что даст возможность сделать ядро ЦП максимально простым. Обдумав варианты, они решили вернуться к архитектуре 15-летней давности, использовавшейся в первых Pentium. А именно: процессор остаётся суперскалярным (т. е. 2 команды за такт), лишается механизма перетасовки команд перед исполнением, но приобретает технологию гиперпоточности (HyperThreading), позволяющую на базе одного физического ядра эмулировать для ОС и ПО наличие двух логических. Использование многопроцессорной конфигурации в карманном или наколенном устройстве недопустимо, а вот многоядерность — вполне, если не хватает скорости одного ядра. В декабре 2009 г. Intel^® выпустила первые интегрированные версии Атомов, где на одном кристалле есть 1–2 ядра и северный мост. На плате остался южный мост, соединённый с ЦП шиной DMI, что чуть быстрее и экономней предыдущей комбинации.

Рассмотрев диаграмму, можно сказать, что все качественные способы увеличения производительности есть в Atom^™: и самый последний на момент разработки набор команд SSSE3 и даже 64-битное расширение x86-64. Так что действий на команду выполняется достаточно. Вся суть Атома — в числе команд за такт, т. е. в показателе IPC.

3. Микроархитектура

Atom^™ основан на полностью новой микроархитектура, при этом имеет тот же набор команд, что и у процессоров на основе Core микроархитектуры. Главное отличие Atom^™ микроархитектуры в прямом порядке исполнения команд, как это было еще в Pentium I. Это было сделано для экономии энергии, так как можно было избавиться от компонентов, которые отвечали за перетасовки инструкций. Atom^™ может декодировать две инструкции за такт.

Конвейер инструкций Atom^™ состоит из 16 стадий.

Ещё одна особенность в том, что в Atom^™ истинная 128-битная внутренняя шина данных. В предыдущих процессорах шина была 64-битная и, так как SSE регистры (XMM) 128 битные, это было проблемой для SSE инструкций. Поэтому раньше, при исполнении SSE инструкций, которые требовали 128-битные данные, приходилось делить операции на две по 64 бита. Так внутренняя 128-битная шина данных позволила быстрее исполнять SSE инструкции. Intel^® назвал эту особенность Digital Media Boost.

Кэш Atom^™ первого уровня делится на 32-битный кэш инструкций и 24-битный кэш данных, а второго уровня – 512 килобайт.

В Atom^™ добавлена технология Hyper-Threading, которая позволяет из неиспользуемых элементов процессора создать второй виртуальный процессор, при этом операционная система видит два «настоящих» ядра.

4. Ядро

Сильное упрощение архитектуры повлекло уменьшение количества транзисторов до 47 миллионов (из них на ядро с двумя кэшами L1 13.8 миллионов), и уменьшение площади до 26мм² (45 нанометровый процесс).

Atom^™ проще всего описать как сильно модернизированный Pentium. Больше всего их роднит 2-путная суперскалярность и отсутствие механизма перетасовки команд перед исполнением.

5. Конвейер

Так как длинный конвейер позволяет поднять частотный потолок, конвейер Atom^™ состоит из 16 стадий. Есть три стадии доступа к кэшу данных первого уровня, причем их проходят все команды, такое решение сильно упрощает управление конвейером.

Предсказатель переходов, с которого начинается конвейер, – это двухуровневый адаптивный предсказатель с таблицей глобальной истории переходов на 4096 ячеек и 12-битной индексацией. Буфер адресов переходов имеет всего 128 ячеек, организованных как 32 4-путных набора. Специального предсказателя для циклов или косвенных переходов нет. Как и у всех современных ядер, есть стек адресов возврата из подпрограмм на 8 ячеек.

Команды загружаются 8-байтовыми кусками из кэша инструкции первого уровня в двойной буфер предекодера по 16 байт на поток, причём в однопоточном режиме оба буфера могут обслуживать единственный поток при соблюдении правил выравнивания, достигая максимального темпа 10–11 байт/такт. Для ускорения предварительного декодирования, то есть выделения отдельных инструкций из загруженного блока инструкций, кэш инструкций первого уровня связан с буфером тэгов предекодирования, где хранится разметка границ команд.

Декодирование команд происходит двумя простыми трансляторами и одним микросеквенсором. Все трансляторы декодируют по одной команде за такт. Микросеквенсор выдаёт по нескольку мопов (не более двух), но в течение нескольких тактов и только для особо сложных команд, требующих микрокода.

Выход декодера подключен к 32-моповой очереди, которая статически делится надвое при включенной HT. Весь front-end («голова конвейера» от предсказателя до очереди мопов) может работать в отрыве от back-end (исполнительного «хвоста») в случае задержек данных или исполнении долгой команды, наполняя очередь мопами про запас.

В микроархитектуре Intel^® Atom^™ используется технология Micro-Fusion, то есть слияние двух микроопераций в одну, содержащую два элементарных действия. В дальнейшем две такие слитые микрооперации обрабатываются как одна, что в результате позволяет снизить количество обрабатываемых микроопераций и тем самым увеличить общее количество исполняемых процессором инструкций за один такт. Понятно, что слияние двух микроопераций возможно далеко не для всех пар микроопераций.

6. Исполнение команд

Atom^™ умеет исполнять команды так, чтобы было экономно, немного по транзисторам и не очень медленно. Исполнение начинается с того, что из очереди мопов 1–2 команды передаются в два исполнительных кластера — скалярный целочисленный (общего назначения) и векторно-вещественный. Каждый кластер может исполнить две команды за такт, но не более двух в сумме, т. к. порты запуска кластеров тесно связаны.

Оба порта могут исполнить наиболее частые команды — копирование между регистрами одного типа и простые целочисленные операции в АЛУ. Но только порт 0 может выполнять обмен с памятью, сдвиги, перетасовки и перепаковки, умножения, деления и пр. сложную арифметику. Порту 1 эксклюзивно достались переходы и вещественные сложения (в т. ч. векторные). Ставший уже привычным двухпортовый доступ к кэшу данных первого уровня даже в сокращённом виде (запись + чтение) отсутствует — кэш строго однопортовый.

Поскольку перетасовки команд перед исполнением нет, придётся выучить правила спаривания команд.

· Запускаемая пара мопов всегда принадлежит одному потоку.

· Две команды должны идти в коде подряд — кроме допустимого случая, когда первая — это команда перехода, указывающая на вторую.

· Вторая (по ходу программы) команда не может читать регистр, модифицируемый первой — кроме условного перехода, который может быть вторым.

· Команды не должны писать в один и тот же регистр (кроме флагов) — даже в случае его полной перезаписи.

· Команды должны использовать разные порты.

· Команды, загружающие функциональные устройства (ФУ) обоих портов, не спариваемы.

· Две скалярные вещественные команды для x87-стека мало того, что не спариваются (даже на разных портах), так ещё и дают дополнительную задержку в 1 такт — даже пара FNOP’ов, которые ничего не делают.

Совсем не иметь никакого механизма перетасовки показалось инженерам Intel^® неоправданным — и они придумали добавку под названием Safe Instruction Recognition (безопасное распознавание команд). Она всё же даёт процессору некоторую вольность в обращении с командами, позволяя исполнять их вне очереди, и по сути является OoO-механизмом, работающим в масштабе лишь двух команд, одна из которых должна быть вещественной, а вторая — целой. Если они друг другу не мешают, то первой может запуститься целочисленная команда, имеющая меньшую задержку.

7. Память

Параметры кэшей Intel^® Atom^™ таковы:

L1 инструкции — 32 КБ, 8-путная ассоциативность, задержка 3 такта;

L1 данные — 24 КБ, 6-путная ассоциативность, задержка 3 такта;

L2 — 512 КБ (+ ECC), 8-путная ассоциативность, задержка 19 тактов.

шина «L2–ядро» — 256-битная, полноскоростная.

У всех кэшей 64-байтовые строки.

L1D оснащён аппаратным предзагрузчиком (префетчером) из L2, а L2 — из памяти. Благодаря зарезервированным на доступ в кэше данных L1 трём стадиям конвейера если операнд в памяти кэширован, то команда с ним скорее всего выполнится также быстро, как и с регистром.

Оказывается, что механизм STLF (Store-to-Load-Forwarding, перенаправление записи на чтение) работает только для целых чисел, но удивительно хорошо: мало того, что Atom^™ может прочесть данные, отправленные на запись за такт до этого, хотя они ещё не попали в кэш.

8. Модельный ряд

Атомы первого поколения делятся на версии Diamondville и Pineview для неттопов и нетбуков, а также Silverthorne для MID-устройств. Не удивительно, что 2-ядерные модели присутствуют только для неттопов, причём их цена не выше «нетбучной» серии N и меньше самых мобильных Z-вариантов. Модели N270 и N280, а также все из MID-подгруппы вышли с отключенной 64-битностью.

Также видно, что только для MID-устройств Intel^® приготовила особо компактные версии корпусов, а вообще для одного ЦП их небольшой зоопарк:

· BGA 437 для неттопов и нетбуков без встроенного северного моста, а также не очень мелких MID;

· micro-FCBGA8 559 для ЦП со встроенной «бижутерией»;

· BGA 441 для самых мелких устройств — всего 13×14 мм.

9. Diamondville

10. Diamondville

Линейка 64-разрядных одно- и двухядерных процессоров для мобильных устройств, выпускаемых компанией Intel^® с июня 2008 года. Всего в линейке было выпущено четыре модификации процессоров, последняя из которых была представлена в феврале 2009 года. Процессоры отличались низким напряжением и низкой стоимостью. Использовались в таких мобильных устройствах, как неттопы и нетбуки.

Процессоры поддерживали: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, Hyper-Threading.

11. Atom^™ 2xx (Diamondville)

· Июль 2008

· FSB: 533 MHz

· L2 Cache: 512 KB

· PBF: 1.6 GHz

· TDP: 4 W

· Техпроцесс: 45нм

· Транзисторов: 47млн

· Напряжение: 0.9 - 1.1625 V

· Корпус: PBGA437

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

12. Atom^™ 3xx (Diamondville)

· Сентябрь 2008

· FSB: 533 MHz

· L1 Cache: 32 + 24 KB

· L2 Cache: 1 MB

· PBF: 1.6 GHz

· TDP: 8 W

· 2 ядра

· Техпроцесс: 45нм

· Транзисторов: 94млн

· Напряжение: 0.9 - 1.1625 V

· Корпус: PBGA437

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

13. Atom^™ N2xx (Diamondville)

· Июнь 2008

· FSB: 533, 667 MHz

· L1 Cache: 32 + 24 KB

· L2 Cache: 512 KB

· PBF: 1.6, 1.66 GHz

· TDP: 2.5 W

· Техпроцесс: 45нм

· Транзисторов: 47млн

· Напряжение: 0.9 - 1.1625 V

· Корпус: PBGA437

· Intel^® Hyper-Threading

· Усовершенствованная технология Intel SpeedStep^®

· Технологии термоконтроля

14. Pineview

15. Atom^™ N4xx, N5xx (Pineview)

Линейка 64-разрядных одноядерных процессоров для мобильных устройств, выпускаемых компанией Intel^® с декабря 2009 года. Всего в линейке было выпущено шесть модификации процессоров, последняя из которых была представлена в марте 2011 года.

Основная область применения процессоров – устройства, предназначенные для долгой автономной работы (нетбуки, коммуникаторы и т.д.). В новых процессорах компания Intel^® еще больше уменьшила энергопотребление, но вместе с ним упала и производительность. Они хорошо подходили только для выполнения базовых функций мобильных устройств, а чуть более сложные задачи заметно притормаживали. Встроенная графическая система тоже не годилась для каких-либо серьезных задач.

Процессоры поддерживали: MMX, SSE, SSE2, SSE3, SSSE3, Intel 64, XD bit, Hyper-Threading.

16. Atom^™ N4xx (Pineview)

· Декабрь 2009

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 512 KB

· PBF: 1.66, 1.83 GHz

· TDP: 5.5, 6.5 W

· 2 потока

· Техпроцесс: 45нм

· Транзисторов: 123млн

· Напряжение: 0.8 - 1.175 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Технологии термоконтроля

· Усовершенствованная технология Intel SpeedStep^®

· Встроенная графика GMA3150

17. Atom^™ N5xx (Pineview)

· Август 2010

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 1 MB

· PBF: 1.5, 1.66 GHz

· TDP: 8.5 W

· 2 ядра, 4 потока

· Техпроцесс: 45нм

· Транзисторов: 176млн

· Напряжение: 0.8 - 1.175 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Технологии термоконтроля

· Усовершенствованная технология Intel SpeedStep^®

· Встроенная графика GMA3150

18. Atom^™ D4xx, D5xx (Pineview)

Линейка 64-разрядных двухядерных процессоров для мобильных устройств, выпускаемых компанией Intel^® с декабря 2009 года.

Разрабатывались в виде двухчиповой платформы, состоящей из процессора и чипсета, против трехчиповой платформы её отличает более высокая производительность и низкая стоимость.

19. Atom^™ D4xx (Pineview)

· Январь 2010

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 512 KB

· PBF: 1.66, 1.8 GHz

· TDP: 10 W

· 2 потока

· Техпроцесс: 45нм

· Транзисторов: 123млн

· Напряжение: 0.8 - 1.175 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Встроенная графика GMA3150

20. Atom^™ D5xx (Pineview)

· Январь 2010

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 1 MB

· PBF: 1.66, 1.8 GHz

· TDP: 13 W

· 2 ядра, 4 потока

· Техпроцесс: 45нм

· Транзисторов: 176млн

· Напряжение: 0.8 - 1.175 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Встроенная графика GMA3150

21. Cedarview

22. Atom^™ N2xxx, D2xxx (Cedarview)

Линейка 64-разрядных одно- и двухядерных процессоров для мобильных устройств.

Платформа двухчиповая. Однокристальный процессор – процессор, в который интегрированы контроллер памяти, графика и I/O.

Отличаются более высокой производительностью и низкой стоимостью.

23. Atom^™ N2xxx (Cedarview)

· Декабрь 2011

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 1 MB

· PBF: 1.6, 1.86 GHz

· TDP: 3.5, 6.5 W

· 2 ядра, 4 потока

· Техпроцесс: 45нм

· Транзисторов: 176млн

· Напряжение: 0.91 - 1.21 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Intel^® HD Audio

· Архитектура Intel^® 64

· Встроенная графика GMA3600/3650

24. Atom^™ D2xxx (Cedarview)

· Ноябрь 2011

· DMI: 2.5 GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 1 MB

· PBF: 1.86, 2.13 GHz

· TDP: 10 W

· 2 ядра

· Техпроцесс: 45нм

· Транзисторов: 176млн

· Напряжение: 0.91 - 1.21 V

· Корпус: FCBGA559

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Технологии термоконтроля

· Усовершенствованная технология Intel SpeedStep^®

· Встроенная графика GMA3600/3650

25. Tunnel Creek

26. Atom^™ E6xx (Tunnel Creek)

Линейка одноядерных 32-разрядных процессоров для встраиваемых систем, выпускаемых компанией Intel^® с сентября 2010 года. Всего в линейку входило восемь модификаций процессоров. Процессоры представляли собой систему на чипе с очень низким энергопотреблением. Ориентированы они были на работу в IP-телефонах, принтерах, автомобилях и других устройствах.

Считается высокоинтегрированным решением: в одном кристалле было ядро, контроллер памяти, процессор изображения и графический контроллер.

Процессоры поддерживали технологии: Hyper-Threading, VT-x и Enhanced Intel SpeedStep.

27. Atom^™ E6xx (Tunnel Creek)

Пример системы в виде диаграммы.

28. Atom^™ E6xx (Tunnel Creek)

· Сентябрь 2010

· DMI: 2.5GT/s

· L1 Cache: 32 + 24 KB

· L2 Cache: 512 KB

· PBF: 0.6, 1, 1.3, 1.6 GHz

· TDP: 3.3, 3.6, 4.5 W

· Техпроцесс: 45нм

· Напряжение: 0.8–1.175 V

· Корпус: FCBGA667

· Intel^® Hyper-Threading

· Архитектура Intel^® 64

· Технологии термоконтроля

· Усовершенствованная технология Intel SpeedStep^®

· Встроенная графика GMA600

29. Silverthorne

30. Atom^™ Z5xx (Silverthorne)

Линейка одноядерных 32-разрядных процессоров для компактных мобильных устройств класса MID (Mobile Internet Device – компактные устройства для просмотра веб-страниц и работы с интернет-сервисами).

Процессоры выпускались компанией Intel^® с апреля 2008 года. Всего в линейке было выпущено 12 модификаций процессоров, последняя из которых была представлена во втором квартале 2010 года.

Во всех процессорах использовались технологии и наборы инструкций: MMX, SSE, SSE2, SSE3, SSSE3, Enhanced Intel SpeedStep Technology, XD bit. Часть процессоров поддерживала технологии: Hyper-Threading и Intel VT-x.

31. Atom^™ Z5xx (Silverthorne)

· Апрель 2008

· FSB: 400, 533 MHz

· L1 Cache: 32 + 24 KB

· L2 Cache: 512 KB

· PBF: 0.8, 1.1, 1.2, 1.33, 1.6, 1.87, 2, 2.13 GHz

· TDP: 0.65 – 2.5 W

· Техпроцесс: 45нм

· Транзисторов: 47млн

· Напряжение: 0.712V - 1.1 V

· Корпус: PBGA441, PBGA437

· Intel^® Hyper-Threading

· Intel^® Demand Based Switching

· Технологии термоконтроля

32. Lincroft

33. Atom^™ Z6xx (Lincroft)

Линейка одноядерных 32-разрядных процессоров для компактных мобильных устройств класса MID, выпускаемых компанией Intel^® с мая 2010 года.

Всего в линейку входило девять модификаций процессоров Intel^® Atom^™ Z6xx (на 1 мая 2011 года), последние из которых были представлены в апреле 2011 года.

Во всех процессорах использовались технологии и наборы инструкций: MMX, SSE, SSE2, SSE3, SSSE3, Enhanced Intel SpeedStep Technology, XD bit, Intel Burst Performance Technology.

34. Atom^™ Z6xx (Lincroft)

· Май 2010

· FSB: 400 – 533 MHz

· L2 Cache: 512 KB

· PBF: 0.8, 0.9, 1, 1.2, 1.6, 1.9 GHz

· TDP: 1.3, 2.2 W

· Техпроцесс: 45нм

· Транзисторов: 140млн

· Напряжение: 0.7625–1.1 V

· Корпус: FC-BGA 518

· Intel^® Clear Video

· Intel^® Hyper-Threading

· Intel^® Demand Based Switching

· Технологии термоконтроля

· Встроенная графика GMA600

Список литературы

1. http://ark.intel.com

2. Спецификации процессоров

3. http://www.ixbt.com

4. http://all-ht.ru

5. https://en.wikipedia.org

6. http://www.3dnews.ru

Дата добавления: 2015-11-04