Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

Программные единицы языка VHDL

Методы программного проектирования цифровых устройств | Элементы проектирования устройств комбинаторной логики через поток данных (Dataflow design elements) | Операторы последовательной (sequential ) логики, которые включаются в тело оператора process | На потоке данных (Dataflow design data) | Project 8-bit Shift Register include component DFF |


Читайте также:
  1. III. ДАННЫЕ О БУДУЩЕМ КУРСЕ ИНОСТРАННОГО ЯЗЫКА
  2. OKCP 1. Письменный перевод статьи с русского языка на английский язык.
  3. А.С. Пушкин – основоположник совр рус лит языка
  4. Алфавит языка
  5. Анализ Фразеологического словаря русского языка
  6. Безэквивалентная лексика - лексические единицы исходного языка, не имеющие регулярных (словарных) соответствий в языке перевода.
  7. Будущие возможности языка программирования C Sharp

Ключевая идея в VHDL – это определение интерфейса проектируемого изделия при сокрытии ее внутреннего устройства.

Entity (Смотри Рис.1)- это интерфейс VHDL проекта, который содержит объявления входов и выходов проектируемого изделия, то есть его внешних сигналов (часто употребляю термин портов), которые обеспечивают связь изделия с окружающей его средой.

Architecture в VHDL - детальное описание внутренней структуры проектируемого изделия или его поведения (функционирования, т.е. описание того как изделие должно реагировать на входные воздействия).

Вы можете думать об entity проектируемого изделия как об "обертке" для architecture, скрывающей подробности внутреннего устройства изделия. VHDL позволяет Вам иметь много архитектур для одного и того же entity проектируемого объекта и эта возможность обеспечивается средствами конфигурационного управления, которые позволяют Вам выбрать одну из множества возможных архитектур для текущего использования в частном проекте.

 

 
 


Entity

 

 
 


Architecture

       
   
 
 

 


Рис. 1

 

 

VHDL проекты сохраняются в текстовых файлах. Согласно требованиям языка VHDL имя файла, в котором сохраняется проектируемый объект, и имя идентификатора проектируемого объекта при объявлении его интерфейса должны совпадать. Расширение файла должно иметь аббревиатуру .vhd. В текстовом файле VHDL программы, объявление entity и определение architecture являются самостоятельными программными единицами и их желательно отделять друг от друга пустой строкой.

Пример оформления программных единиц (entity и architecture) VHDL проекта показан на Рис.2.

 

Example – VHDL program for an “inhibit” gate save in file inhibit.vhd:

 

entity Inhibit is -- also known as ‘BUT-NOT’

port (X, Y: in BIT;

Z: out BIT); -- as in ‘ X but not Y’

end Inhibit;

architecture Inhibit_arch of Inhibit is

Begin

Z <= '1' when X='1' and Y='0' else '0';

end Inhibit_arch;

 

Рис. 2

1.3.2 Основные конструктивные элементы языка VHDL:

Ключевые слова: entity, port, is, in, out, end, architecture, begin, when, else и not.

Коментарии: Начинаются с двух символов дефис (--) и оканчиваются строкой.

Идентификаторы: Начинаются с символа латинского алфавита и содержат символы латинского алфавита, цифры и символ подчеркивания (_). (Символ подчеркивания нельзя использовать вначале и в конце идентификатора).

Ключевые слова и идентификаторы не чувствительны к регистру.

 

 

Базовая конструкция объявления именованного проектируемого объекта entity и его интерфейса имеет синтаксис, показанный ниже (Жирным шрифтом выделены ключевые слова. Курсивом отображены конструктивные элемента объявления, которые должен задать конструктор проекта):

entity entity-name is

port (signal-names: mode signal-typ e;

signal-names: mode signal-typ e;

signal-names: mode signal-typ e);

end entity-name s;

В дополнение к ключевым словам, объявление entity имеет следующие элементы:

- in - порт является входным.

- out - порт является выходным. Значение такого сигнала не может "считываться" внутрь архитектуры того же entity, только другие проекты могут использовать его.

- buffer - порт является выходным и его значение может также "считываться" внутрь architecture того же entity.

- inout - порт может использоваться как входным так и выходным..

 

 

Базовая конструкция определения architecture имеет такой синтаксис:

 

architecture architecture-name of entity-name is

type declarations -- Начало раздела деклараций

signal declarations

constant declarations

function definitions

procedure definitions

component declarations -- Конец раздела деклараций

Begin

concurrent-statement -- Начало раздела выполняемых операторов

concurrent-statement -- Конец раздела выполняемых операторов

end architecture-nam e;

 

В дополнение к ключевым словам, определения architecture имеет следующие элементы:

(Развернутая конструкция декларации константы показана ниже).

 

Примечание:

- Внешние интерфейсные сигналы (порты) архитектура унаследуют из подраздела деклараций портов имеющегося в Объявлении entity.

- Architecture может также содержать объявления сигналов и другие объявления, которые являются локальными и принадлежат только той архитектуре в которой они указаны.

- Общие Объявления, которые могут использоваться множеством проектируемых объектов, обычно содержаться в отдельных "пакетах". Такие объявления (декларации) часто называют разделяемыми.

- Объявления могут появиться (оформляться) в любом порядке.

 

Развернутая конструкция constant declarations имеет такой вид:

constant constant-names: constant-typ e := valu e;

 

Развернутая конструкция signal declarations имеет такой вид:

signal signal-names: signal-typ e := valu e;


Дата добавления: 2015-11-14; просмотров: 45 | Нарушение авторских прав


<== предыдущая страница | следующая страница ==>
Общая характеристика языка VHDL| Типы программных объектов (Types)

mybiblioteka.su - 2015-2024 год. (0.022 сек.)