Генератор тактових сигналів фаз С1 і С2 - мікросхема КР580ГФ24

Мікросхема КР580ГФ24 – генератор тактових сигналів фаз С1 і С2, призначений для синхронізації роботи мікропроцесора КР580ВМ80А.

Генератор формує:

1. Дві фази С1, С2 з активними імпульсами, зсунуті в часі, амплітудою +12В і частотою 0,5 – 0,3 Мгц;

2. Тактові сигнали опорної частоти амплітудою напруги рівня ТТЛ;

3. Стробуючий сигнал стану (-STB) довжиною не більше (Т_оп/ 9 – 15 нс), де Т_оп - період тактових сигналів опорної частоти;

4. Тактові сигнали С, синхронні з фазою С2, амплітудою напруги рівня ТТЛ.

Генератор синхронізує сигнали RDYIN i (-RESIN) з фазою С2.

Генератор тактових сигналів складається з генератора опорної частоти, лічильника – дільника на 9, формувача фаз С1, С2 і логічних схем. Для стабілізації тактових сигналів опорної частоти до входів XTAL1, XTAL2 генератора підключають резонатор, частота якого повинна бути в 9 раз більшою частоти виходів сигналів С1, С2. При частоті резонатора біля 10000 кГц необхідно послідовно в ланцюг резонатора підєднати конденсатор ємністю 3 – 10 пф.

Вхід TANK призначений для підключення кабельного контура, працюючого на вищих гармоніках резонатора, для стабілізації тактових сигналів опорної частоти.

Тактові сигнали, синхронні з сигналами опорної частоти, з виходу OSC використовуються при необхідності в мікропроцесорній системі або для одночасної синхронізації декількох генераторів. Стробуючий сигнал стану (-STB)формується при наявності на вході SYN напруги високого рівня, поступаючої з виходу мікропроцесора КР580ВМ80А в наявності кожного машинного циклу. Сигнал (-STB) використовується для занесення інформації стану мікропроцесора в мікросхему КР580ВК28 або КР580ВК38 для формування керуючих сигналів.

Для спільної роботи мікропроцесора КР580ВМ80А з другими пристроями сигнал RDYIN синхронізується по фазі С2 на виході RDY генератора.

Вихідний сигнал SR використовується для установки в початкове положення мікропроцесора і других мікросхем в системі.

2.9 Системний контролер і буферний регістр даних - мікросхема КР580ВК28 (29)

Мікросхема КР580ВК28, КР580ВК38 - системний контролер і буферний регістр даних, використовуються в мікропроцесорних системах на базі мікропроцесора КР580ВМ80А для формування управляючих сигналів і як буферний регістр даних.

Умовне графічне позначення мікросхем наведено на мал. 1, призначення виводів – в табл. 1, структурна схема показана на мал. 2.

Мікросхема КР580ВК28 відрізняється тільки тривалістю формуючих управляючих сигналів: (-WR) і (-WR10).

Системний контролер формує управляючі сигнали по сигналах стану мікропроцесора при зверненні до ЗП: (-RD) і (-WR), при зверненні до ПВВ: (-RDІ0) і (-WRІ0), INTA, а також забезпечує прийом і передачу 8-розрядної інформації між каналом даних, мікропроцесора по виводах D7-D0 і системним каналом по виводах DB7-DB0.

Системний контролер складається із двонаправленої буферної схеми даних, регістра стану і дешифратора управляючих сигналів.

Восьмирозрядна паралельна трьохстабільна буферна схема даних приймає інформацію з каналу даних мікропроцесора по виводах D7-D0 і передає в регістр стану інформацію стану, на системний канал даних по виводах DB7-DB0 видає дані в циклі запису по сигналу (-TR). В циклі читання по сигналу RC буферна схема приймає дані з системного каналу по виводах DB7 і DB0 і передає по виводах D7-D0 на канал даних мікропроцесору.

Регістр стану по вхідному сигналу (-STB) фіксує інформацію стану мікропроцесора в такті Т1 кожного машинного циклу мікропроцесора.

Дешефоатор управляючих сигналів формує один з управляючих сигналів в кожному машинному циклі: при читанні ЗП (-RD), при записуванні ЗП - (-WR), при читанні з УВВ - (-RDІ0), при записуванні в ПВВ - (-WRІ0), при підтвердженні запросу переривання – сигнал (-INTA).

Асинхронний сигнал (-BUSEN) управляє видачею даних з буферної схеми і управляючих сигналів з дешифратора: при напрузі низького рівня на вході (-BUSEN) буферна схема передає дані і формується один з управляючих сигналів; при напрузі високого рівня всі виходи мікросхеми переводяться в високоомний стан.

Напруга високого рівня на входе (-HLDA) перводить виходи (-RD), (-RD 10), (-INTA) в пасивний стан (напруга високого рівня) і блокує передачу інформації через буферну схему даних.

Управляючі сигнали (-WR) і (-WR10) формуються в циклі записування мікросхеми КР580ВК28 - по сигналу (-TR), в мікросхемі КР580ВК38 - по сигналу (-STB).

При роботі з мікропроцесором КР580ВМ80А системний контролер в циклі підтвердження запиту переривання формує три сигнала INTA для прийому трьох байтів команди CALL від контролера переривання КР580ВН59.

В невеликих мікропроцесорних системах вихід (-INTA) мікросхем КР580ВК28 / КР580ВК38 можна підключити до напруги +12В через резистор опором 1кОм. В момент дії сигналу RC буферна схема даних мікросхеми формує код команди RST7 і передає на канал даних мікропроцесора. Таким чином, мікросхема забезпечує єдиний вектор переривання з номером 7 без додаткових компонентів.

Таблиця 1 – презначення вивидів КР580ВК28, КР580ВК38

Вивід	Позначення	Тип виводу	Функціональне Позначення виводів
5, 7 9, 11 13, 16 18, 20 6, 8, 10 12, 15, 17 19, 21	(-STB) HLDA (-TR) RC DB4, DB7 DB3, DB2 DB0, DB1 DB5, DB6 D4, D7, D3 D2, D0, D1 D5, D6 GND (-BUSEN) (-INTA) (-RD) (-RD 10) (-WR) (-WR10) Ucc	Вхід Вхід Вхід Вхід Вихід/ вхід     Вхід/ вихід   - Вхід Вихід Вихід Вихід Вихід Вихід Вхід	Стробуючий сигнал стану Підтвердження захоплення Видача інформації Прийом інформації Канал даних системи   Канал даних мікропроцесора     Загальний Управління передачі даних і видачею сигналів Підтвердження запиту переривання Читання із ЗП Читання із УВВ Запис в ЗП Запис в УВВ Напруга живлення +5В

2.10 8 – розрядний адресний регістр - мікросхема КР580ИР82 (83)

Мікросхема КР580ИР82 8 – розрядний адресний регістр, призначений для зв'язку мікропроцесора з системною шиною; має підвищені навантажувальні можливості. Мікросхема КР580ИР82 – 8 – розрядний D-регістр-"защіпка" без інверсії і з трьома станами на виході.

Мікросхема складається із восьми однакових функціональних блоків і схеми управління. Блок має D-тригер-"защіпка" і потужний вихідний вентиль без інверсії (82) або з інверсією (83). За допомогою схеми, управління відбувається стробуванням записуючої інформації і управління третім станом потужних вихідних вентилів.

В залежності від стану стробуючого сигналу STB мікросхема може працювати в двох режимах: в режимі шинного формувача і в режимі зберігання.

При високому рівні сигналу STB і низькому сигналі (-ОЕ) мікросхема працює в режимі шинного формувача: інформація на виходах Q або (-Q) повторюється або інвертується по відношенню до вхідної інформації D. При переході сигналу STB із стану високого рівня в стан низького рівня відбувається "записування" передаючої інформації у внутрішньому тригері, і вона зберігається до тих пір, поки на вході STB присутня напруга низького рівня. На протязі цього часу зміна інформації на входах D не впливає на стан виходів Q, (-Q). При переході сигналу STB заново в стан високого рівня стан виходів приводиться в стан з інформаційними входами D.

При переході сигналу (-ОЕ) в стан високого рівня всі виходи Q, (-Q) переходять в 3 – тій стан не залежно від вхідних сигналів STB і D. При поверненні сигналу (-ОЕ) в стан низького рівня виходи Q, (-Q) переходять в стан, відповідний внутрішнім тригерам.

При звертанні до зовнішнього пристрою мікропроцесор в початковий період циклу виконання мікрокоманди видає на місцеву шину адресу цього пристрою, який передається на системну шину необхідним числовим регістром КР580ИР82.

В якості стробуючого сигналу використовується сигнал ALE контролера шини КР1810ВГ88. Дозвіл доступу до шин і відключення від неї (перехід виходів в 3-тій стан) відбувається з допомогою сигналу (-ALE) арбітра КР1810ВБ89.

2.11 8 – розрядний шинний формувач (буфер) - мікросхема КР508ВА86(87)

Мікросхеми КР508ВА86 і КР508ВА87 – двохнаправлені 8-розрядні шинні формувачі, призначені для обміну даними між мікропроцесором і системною шиною; володіють підвищеною навантажувальною здатністю. Мікросхема КР580ВА86 – формувач без інверсії і з трьома станами на виході, КР508ВА87 – формувач з інверсією і трьома станами на виході.

Умовне графічне позначення мікросхеми показано на мал. 3.79(а,б), призначення виходів – в табл. 3.61, функціональна схема показана на мал. 3.80 (а,б).

Кожна мікросхема складається із восьми однакових функціональних блоків і схеми управління. Блок містить два різнонаправленіпідсилювачі - формувачі. При допомозі схеми управління проводиться дозвіл передачі (управління 3-м станом виходів) і вибір напрямку передачі інформації.

В залежності від стану керуючих сигналів (-ОЕ) і Т мікросхеми можуть працювати у режимі передачі АÞВ, (-В); В,(-В)ÞА або у режимі “виключено”:

l при (-ОЕ) =0, Т=1 – напрямок передачі АÞВ,(-В);

l при (-ОЕ) =0, Т=0 – напрямок передачі В,(-В) ÞА;

l при (-ОЕ) =1, Т=Х – на виходах А,В,(-В) – 3-тій стан, де Х – любе положення.

При цьому виводи А приєднуються до місцевої процесорної шини, а виходи В,(-В), що мають більшу навантажувальну здатність – до системної шини. Для 16-ти розрядної шини потрібно підключати дві мікросхеми КР508ВА86 або КР508ВА87.

Сигнал дозволу передачі (-ОЕ) надходить з виходу DEN через інвертор, а сигнал вибору напрямку передачі Т- безпосередньо з виходу DT/(-R) контролера шини КР1810ВГ88.

Табл. 3.61 Призначення виходів

Вихід	Позначення	Тип виходу	Функціональне значення виходів
1 – 8     12 – 19	А0 – А7   ОЕ   GND Т В7 – В0   Ucc	Вхід Вихід Вхід   -- Вхід Вихід Вхід --	Інформаційна шина   Дозвіл передачі(управління 3-м станом) Спільний Вибір напрямку передачі Інформаційна шина   Напруга живлення 5В ± 5%

Дата добавления: 2015-07-20