Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Разработка подсистемы памяти

Читайте также:
  1. I. Основные подсистемы автоматизированной информационной системы управления персоналом.
  2. SIPP (SIP) — модули памяти
  3. Алгоритм представления вещественного числа в памяти компьютера
  4. Амнестические нарушения и роль эксплицитной и имплицитной памяти
  5. Баланс полушарий мозга и освобождение от подсознательной памяти
  6. Биографическая реконструкция. Метки, ключи, границы памяти и ограничения метода
  7. Болезни памяти

Подсистема памяти разрабатываемой УПМС должна включать в себя модуль ОЗУ, модель ПЗУ и модуль энергонезависимой памяти EEPROM. Однако, как следует из пункта 4.3 потребность в памяти программ и оперативной памяти в УПМС покрывается за счет внутренних ресурсов микроконтроллера ATmega169P (DA1).
Разработка энергонезависимой памяти EEPROM является обязательным условием технического задания, и должна быть реализована с использованием модуля CАТ24С02 (DA2).

Модуль CAT24C02 (DA2) представляет собой микросхему энергонезависимой памяти емкостью 2К, организованную как 256×8 байт памяти данных с управлением по I2C. По условию курсового проекта в EEPROM должны храниться константы, обеспечивающие индивидуальную настройку УПМС. Обмен информацией микроконтроллера с памятью осуществляется по интерфейсу I2C. Микроконтроллер ATmega169P (DA1) поддерживает двухпроводный последовательный интерфейс TWI – аналог I2C [2]. Этот интерфейс широко применяется в МПС для синхронной последовательной связи устройств. Удобства применения шины I2C – малое количество соединительных линий и высокая скорость обмена, простота аппаратной реализации линии связи, возможность обмена данными с использованием всего двух линий. Для управления линиями применяются выходные каскады с открытым коллектором, поэтому линии шины должны быть подтянуты к источнику питания +5В через резисторы сопротивлением 1...10 кОм, в зависимости от физической длины линий и скорости передачи данных.

Все абоненты интерфейса I2C делятся на два класса – "Master" и "Slave". Устройство "Master" генерирует тактовый сигнал (SCL) и является ведущим. Оно может самостоятельно выходить на шину и адресовать любое "Slave"-устройство с целью записи или чтения информации. При работе с памятью микроконтроллер всегда выступает в роли ведущего. "Slave"-устройство (микросхема EEPROM) "слушает" шину на предмет обнаружения собственного адреса и, распознав его, выполняет предписываемую операцию.

Рассмотрим процедуры "общения" ведущего с микросхемой памяти. Прежде всего, он обязан сформировать на шине условие "START", вслед за которым послать байт с адресом ведомого и установленным признаком записи. Получив подтверждение приема, ведущий продолжает передачу, посылая один или два байта адреса (зависит от ёмкости микросхемы) ячейки памяти. Приём каждого из них должен быть подтверждён "Slave" - устройством. Дальнейшие действия зависят от того, намерен ли ведущий читать данные, хранящиеся в массиве памяти ведомого, или записывать их туда. Для записи одного или нескольких байтов их достаточно передать вслед за адресом.

Перед чтением данных не требуется обязательно указывать адрес ячейки. Если ведущий обращается к микросхеме памяти, установив в младшем бите байта адреса "Slave" признак чтения, в ответ ему будет передан байт из ячейки, следующей за той, с которой выполнялась последняя операция записи или чтения. Продолжая посылать импульсы SCL, ведущий может последовательно и неоднократно прочитать весь массив данных. Сигнал окончания чтения – отсутствие подтверждения ведущим приёма последнего или единственного байта данных и следующая за этим команда "STOP".

Основные характеристики микросхемы памяти CAT24C02 (DA2) приведены в Приложении 4.

Выводы (таблица 4.4.1) А0, А1, А2 используются для каскадного включения микросхем. При использовании одной микросхемы, выводы соединяются с «землей». WP - Вывод защиты записи для защиты данных аппаратных средств. Если на вход WP подан низкий уровень, то блокируется доступ к первым 256 байтам основной памяти, если WP соединить с питанием, то вся память доступна для чтения/записи. Линии SDA и SCL должны быть подтянуты к источнику питания +5 В через резисторы сопротивлением 1...10 кОм.

Выводы EEPROM CAT24C02 Таблица 4.4.1

A0 - A2 Address Inputs Адрес входов
SDA SerialData Последовательная передача данных
SCL SerialClockInput Последовательная синхронизация ввода
WP WriteProtect Защита от записи
NC No Connect Нет соединения
GND Ground Земля
VCC Power Supply Источник питания

 

 

Диаграмма процесса передачи данных и подтверждения их приёма изображена на рис. 4.4.1.

 

 

Рисунок № 4.4.1 - Сообщение подтверждения приёма данных

 

Схема подключения EEPROM к микроконтроллеру приведена на рисунке 4.4.2

 

Рисунок №4.4.2 - Схема подключения EEPROM

 

4.5.0. Разработка подсистем ввода/вывода


В разрабатываемой УПМС подсистема ввода/вывода включает в себя устройство обмена данными с ОУ, клавиатуру, блок индикации, блок «Авария», устройство ввода/вывода по последовательному каналу RS232С (DD3) и устройство сигнализации


Дата добавления: 2015-07-14; просмотров: 100 | Нарушение авторских прав


Читайте в этой же книге: Введение | Структура адресного пространства МК семейства AVR | Выбор и подключение МК | Организация индикации | Устройство обмена по интерфейсу RS232 | Прерывания | Описание алгоритма ПО |
<== предыдущая страница | следующая страница ==>
Время задающая цепочка| Организация клавиатуры

mybiblioteka.su - 2015-2024 год. (0.007 сек.)