Задания для лабораторных работ – аналоговые схемы

1. Собрать схему и проверить правильность работы логических элементов на основе КМОП транзисторов: инвертор (NOT), 2И-НЕ (NAND2), 2И (AND2), 2ИЛИ-НЕ (NOR2), 2ИЛИ (OR2), ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR), ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ (XNOR).

NAND	б – AND	в – NOR	г – OR	д – XNOR	е – XOR

Рисунок 1 – Логические элементы

Рисунок 2 – КМОП инвертор

Рисунок 3 – Тестовая схема инвертора

Рисунок 4 – Пример схемы 2И-НЕ в КМОП исполнении

Рисунок 4 – Пример схемы 3И-НЕ в КМОП исполнении

Рисунок 5 – Пример схемы 2ИЛИ-НЕ в КМОП исполнении

Рисунок 6 – Пример схемы 3ИЛИ-НЕ в КМОП исполнении

2. Подготовить схему устройства выделения переднего и заднего фронтов прямоугольного импульса (рис. 7), построить его временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5).

Рисунок 7 – Устройство выделения переднего и заднего фронтов прямоугольного импульса

3. Подготовить схемы двоичных полусумматоров (рис. 8, 9), построить их временные диаграммы. Здесь А и В – слагаемые, S – сумма, P – перенос в старший разряд.

Рисунок 8 – Двоичный полусумматор

Рисунок 9 – Двоичный полусумматор

4. Подготовить схемы полных сумматоров (рис. 10-13), построить их временные диаграммы и таблицы истинности. Здесь А и В – слагаемые, Q – перенос из предыдущего разряда, S – сумма, P – перенос в следующий разряд.

Рисунок 10 – Полный сумматор

Рисунок 11 – Полный сумматор

Рисунок 12 – Полный сумматор

Рисунок 13 – Полный сумматор

5. Подготовить (рис. 14, 15), построить их временные диаграммы и таблицы истинности. Здесь A и B – сравниваемые числа, R – результат сравнения.

Рисунок 14 – Схема сравнения двухразрядных двоичных чисел

Рисунок 15 – Схема сравнения двухразрядных двоичных чисел

6. Подготовить схемы, выявляющие большее из двух двухразрядных двоичных чисел (рис. 16, 17), построить их временные диаграммы и таблицы истинности. Здесь A и В сравниваемые числа, причем А1 и В1 – старшие разряды, А2 и B2 – младшие разряды, М, N, R – результат сравнения.

Рисунок 16 – Схема, выявляющая большее из двух двухразрядных двоичных чисел

Рисунок 17 – Схема, выявляющая большее из двух двухразрядных двоичных чисел

7. Подготовить схему дешифратора двоичных чисел (рис. 18), построить его временные диаграммы и таблицу истинности. Здесь X – входной сигнал, Y – результат дешифрации.

Рисунок 18 – Дешифратор двоичных чисел

8. Подготовить схему мультиплексора (рис. 19), построить его временные диаграммы и таблицу истинности. Здесь X0-X3 – входной сигнал, A0-A1 – управляющий адресный код, Y – результат мультиплексирования.

Рисунок 19 – Мультиплексор

9. Подготовить схему демультиплексора (рис. 20), построить его временные диаграммы и таблицу истинности. Здесь X – входной сигнал, A0-A1 – управляющий адресный код, Y0-Y3 – результат демультиплексирования.

Рисунок 20 – Демультиплексор

7. Подготовить описание и проверить правильность работы D-триггера (рис. 21,а) и JK-триггера (рис. 21,б). Определить максимальную частоту входного сигнала (скважность 0,5).

Рисунок 21 – D-триггер (а) и JK-триггер (б)

8. Подготовить схемы счетчиков-делителей на 8 (рис. 22, 23), построить их временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5) Здесь I – вход, А, В, С, D, E, F – выходы

Рисунок 22 – Счетчик-делитель на 8

Рисунок 23 – Счетчик-делитель на 8

9. Подготовить схемы (рис. 24-26), построить их временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5). Здесь I – счетный вход, P – вход синхронизации, А, В, С, D – выходы.

Рисунок 24 – Синхронный двоичный счетчик

Рисунок 25 – Синхронный двоичный счетчик

Рисунок 26 – Синхронный двоичный счетчик

10. Подготовить схемы асинхронных двоично-десятичных счетчиков (рис. 27-29), построить их временную диаграмму, наши максимальную частоту входного сигнала (скважность 0,5). Здесь I – счетный вход, А, В, С, D – выходы.

Рисунок 27 – Асинхронный двоично-десятичный счетчик

Рисунок 28 – Асинхронный двоично-десятичный счетчик

Рисунок 29 – Асинхронный двоично-десятичный счетчик

11. Подготовить схемы счетчиков-делителей на 10 (рис. 30), построить их временную диаграмму, определить максимальную частота входного сигнала (скважность 0,5). Здесь I – вход, Q – выход.

Рисунок 30 – Счетчик-делитель на 10

Рисунок 31 – Счетчик-делитель на 10

Рисунок 32 – Счетчик-делитель на 10

12. Подготовить схемы синхронных счетчиков-делителей на 10 (рис. 33, 34), построить их временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5). Здесь I – счетный вход, Q – выход.

Рисунок 33 – Синхронный счетчик-делитель на 10

Рисунок 34 – Синхронный счетчик-делитель на 10

13. Подготовить схемы асинхронного (рис. 35) и синхронного (рис. 36) реверсивных двоичных счетчиков, построить их временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5). Здесь I – счетный вход, N и М – сигналы, определяющие направление счета, С – вход синхронизации, Q – выход.

Рисунок 35 – Асинхронный реверсивный двоичный счетчик

Рисунок 36 – Синхронный реверсивный двоичный счетчик

14. Подготовить схемы двоично-десятичных асинхронного (рис. 37) и синхронного (рис. 38) реверсивных счетчиков, построить их временную диаграмму, определить максимальную частоту входного сигнала (скважность 0,5). Здесь I – счетный вход, N и М – сигналы, определяющие направление счета, С – вход синхронизации. При построении временных диаграмм контролировать состояние на прямых выходах JK-триггеров.

Рисунок 37 – Асинхронный реверсивный двоично-десятичный счетчик

Рисунок 37 – Синхронный реверсивный двоично-десятичный счетчик

Дата добавления: 2015-07-14