Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

JK- триггер

Минимизация логических функций с помощью диаграммы Вейча | Синтез комбинационных цепей | Арифметические основы микропроцессорной техники | Перевод чисел из одной системы счисления в другую | Перевод целых чисел | Перевод правильных дробей. | Двоично-десятичное представление чисел | Представление отрицательных чисел | Арифметические операции с отрицательными числами | ТРИГГЕРЫ |


Читайте также:
  1. D-триггер
  2. JK-триггер
  3. T-триггер (счетный триггер)
  4. Асинхронный RS-триггер на ИЛИ-НЕ, И-НЕ лог. Элементах.
  5. Асинхронный RS-триггер на элементах ИЛИ-НЕ
  6. Асинхронный RS-триггер, тактируемый уровнем

JK -триггер строится по двухступенчатой структуре, состоящей из из двух тактируемых SR -триггеров и двух логических схем И (рис. 3-9), а изменение его состояния, в зависимости от управляющих сигналов, показано в таблице.

Для JK -триггера запрещенные состояния по JK входам отсутствуют.

Будем считать, что импульс тактирования представляет собой импульс, длительность которого немного больше времени задержки переключения SR триггеров. Из схемы триггера следует, что при J = K = 0 на выходах элементов И нулевой сигнал и триггер первой ступени не изменяет своего состояния при поступлении тактового импульса (т.к. входы триггеров первой и второй ступе

 

 

Рис. 3-9

ней прямые SR прямые, то переключение триггеров происходит в соответствии с таблицей). Т.е. при состоянии входов J = K = 0 триггер сохраняет предыдущее состояние. При J = 1, K = 0 Q = 0 триггер первой ступени переключается в единичное состояние, а после окончания тактового импульса на входе C триггер второй ступени установится в состояние Q = 1. Если при J = 1, K = 0 Q = 1, то состояние триггера не изменится. При J = 0, K = 1 Q = 1 триггер первой ступени переключается в нулевое состояние, а после окончания тактового импульса на входе C триггер второй ступени установится в состояние Q = 0. При J = K = 1 при каждом поступлении тактового импульса триггер переключается в противоположное состояние (счетный режим).

Промышленность выпускает JK -триггера в интегральном исполнении (например, микросхемы JK -триггеров типа К155ТВ1, К555ТВ6 и др.). На рис. 3-10 показана схема универсального JK -триггера типа К555ТВ10. Условное графическое обозначение триггера на схемах электрических принципиальных показано на рис. 3-11.

 

 

 

Рис. 3-10 Рис. 3-11

Особенностью схемы является то, что элементы И-НЕимеют большее время задержки переключения, чем элементы И-ИЛИ-НЕ. Благодаря этому, после изменения сигнала тактирующего сигнала на входе С с 1 на 0, происходит переключение триггера в состояние определяемое входами J и К. Универсальный JK -триггер имеет входы установки в 1 и 0 и (активный уровень сигналов для этих входов нулевой), Как и у D – триггера входы и не тактируемые.


Дата добавления: 2015-07-21; просмотров: 158 | Нарушение авторских прав


<== предыдущая страница | следующая страница ==>
D-триггер| Многофазные триггера

mybiblioteka.su - 2015-2024 год. (0.005 сек.)