Re0эт:регенерация памяти

Ma2эт:хозяин магистрали

Re0эт:регенерация памяти

Sl2эт:устройство-исполнитель

Ад2эт:Количество ячеек, которое может адресовать адресная шина ОЗУ

Ар6 отСистему команд и способы адресации, Возможность совмещения выполнения команд во времени, Наличие дополнительных узлов в составе МП.

Бе6Не:Машине все равно, какую логическую нагрузку несут обрабатываемые ею данные.

Би3эт:двоичный разряд, принимающий значение из множества {0,1}

Бу4Р6:Содержит команды, переупорядоченные для оптимальной загрузки конвейера.

Бы3оп:задержками сигналов, как в логических элементах, так и в цепях их межсоединений

В11лу:EPROM

В1реш:0*1+1*1+1*0=0

В11эт:дискретизация (квантование по времени) и квантование по амплитуде

В3ОЗ: (ОЗУ)В режиме чтения и записи.

В3ПЗ:В режиме чтения.

В4ис:в три потока одновременно

В4по:состояние выходов схемы зависит от комбинации сигналов на входе

В5до:256 и более

В6 80:1974

В6из:двух декодеров простых инструкций и одного декодера сложных инструкций

В6те:верны ответы 2 и 3

В7A:Команда Е позволяет вводить данные и команды в цифровом виде, а команда А – в мнемоническом.

В7ве:процессорах класса Pentium

В7си:EEPROM

В8ти:память динамического типа;\

Во27пр:Протоколом

Вы12вх: различны

Вы19AX: Mov ax,4629; add ax,036a

Вы1вы:RISC- reduced instruction see computer - компьютер с упрощенной системой команд

Вы1вы:Декодеры преобразуют команды микропроцессора в микрооперации.

Вы1вы:Если в устройстве цифровой обработки сигнала используется цифроаналоговый преобразователь, то для подавления побочных составляющих спектра полезного сигнала, на его выходе необходимо применять формирующий аналоговый фильтр (anti-imaging filter).

Вы1ре:Все ответы верны

Вы2оз:сигнал X1 является разрешающим

Вы3Ал:Алгори́тм - набор инструкций, описывающих порядок действий исполнителя для достижения результата решения задачи за конечное время.

Вы3оп:Всем позициям приписывается различный вес, который чаще всего выбирается как целая степень основания системы.

Вы3ри: Структурная схема устройства цифровой обработки сигналов

Вы4И:1*1*1=1

Вы4пр:Регистр флагов и регистр указателя команды

Вы5E55C: 4D529

Вы5f34c:1192В

Вы5f55c: 11ABB

Вы5f55c: 1223B

Вы5f5СС:здесь нет правильного ответа

Вы5вх: JKC

Вы6вх:RS

Вы6яв:противоположными

Вы7сл: (И)совпадения высоких уровней на входе

Вы7сл: (ИЛИ)появления хотя бы одного сигнала высокого уровня на входе

Вы9*.ехе:располагает файл в ячейках ОЗУ и заносит адрес первой ячейки в регистр IP

Гл10в:необходимости извлечения содержащейся в них информации.

Гл2ре: триггер

Да33си:OR

Де0на:логический коммутатор, подключающий входной сигнал к одному из выходов

Ди0на:логическое сложение

Ди2ко:представляются различной последовательностью элементов из некоторого фиксированного набора

Дл27по:аналоговый фильтр низких частот или полосовой фильтр

Дл2ад:Для оптимального кодирования команд.

Дл4пр:Оператор указывает, какую операцию должен выполнить процессор

Дл5со:Шину адреса (ША), шину данных (ШД), шину управления (ШУ).

Дл9т.д.для восстановления сигнала в первоначальном виде

До1об: (асинх)более надежная пересылка данных, возможность работы с самыми разными по быстродействию исполнителями

До1об: (синх)простой протокол обмена, меньшее количество управляющих сигналов

До4от:Упрощение схемы МП, Понижение стоимости, Повышения быстродействия, Уменьшение размеров

Ем0ОЗ:задается количеством бит или байт информации, которая может храниться в ЗУ.

Ес13ра:2 в степени n

Е12Nравно: 2n

За3яв:конденсатор, который может находиться в заряженном или разряженном состоянии.

Из4ми:Блок ввода-ввывода, память, арифметико-логическое устройство, блок управления.

Ил6ри: DMA

Ин2в:амплитуде сигнала, его частоте или спектральном составе, в фазе или в относительных временных зависимостях нескольких сигналов

Ин7фу: (ИЛИ-НЕ)вентиля И

Ин14синх:последов

Ин7фу: (И-НЕ)вентиля ИЛИ

К9от: быстродействие, емкость, надежность и стоимость.

Ка10ин:Регистр

Ка12за:J=1, K=1; R=1, S=1

Ка15ад: мультиплексор

Ка19вы: Мультиплексор

Ка22вл: (16 разр цифре А)50

Ка22вл: (4 разр цифре 3)8

Ка22вп: (16разр цифре С)вариант 0

Ка22вп:0

Ка24ин:неполный мультиплексор

Ка2IP:регистр IP хранит команду, которую необходимо выполнить процессору

Ка2RS-тр:Reset-Set

Ка2дв:которые могут принимать только одно из двух значений: 0 и 1

Ка2ош: Аналого-цифровые преобразователи (АЦП) являются устройствами, которые принимают входные цифровые сигналы и генерируют соответствующие им аналоговые сигналы, пригодные для обработки микропроцессорами и другими цифровыми устройствами.

Ка2эн:КЭШ – память и динамическая память

Ка3DRA?Динамическая память;

Ка3EEP?Репрограммируемая ПЗУ с электрическим стиранием;

Ка3EPR?Репрограммируемое ПЗУ, в котором стирание выполняется с помощью облучения микросхемы ультрафиолетовыми лучами;

Ка3SRA?Статическая память;

Ка3ве: Чем выше разрядность АЦП, с тем большей точностью можно хранить сигнал, но тем медленнее он работает.

Ка3ве:дизъюнкция это логическое сложение

Ка3пр:Блок управления выполняет основные функции контроля и синхронизации всех блоков.

Ка3ри: 2IN-AND

Ка3ри: асинхронный Т-триггер

Ка3ри: Процессор

Ка3ри: Регистр

Ка3ри: Регистр сдвига

Ка3ри: синхронного RS – триггера;

Ка3ри: составной триггер RS и D – типа;

Ка3ри: Счетчик Джонсона

Ка3су: Q

Ка3чи:Число в двоичном коде поразрядно инвертируется и к младшему разряду прибавляется 1

Ка4 по:PROM

Ка4де:С

Ка4ин: 71

Ка4му:при подаче на вход разрешения активного уровня мультиплексор переходит в активное состояние

Ка4ос:Инверсия, конъюнкция, дизъюнкция

Ка4пу: (AX=0111 BX=0000 CX=0000 DX=0000):AX

Ка5ИЛИ: 1*1=0, 1*0=1, 0*1=1, 1*1=0

Ка5пр: (INTA)Разрешение на прерывание

Ка5пр: (IRx)Запрос на прерывание контроллеру от ПУ

Ка5пр:(INT)Запрос на прерывание

Ка5су:Распределяющая

Ка6D - т:При D=1 и C=1 на входе состояние выходов: Q=1 и ~Q=0

Ка6T - т:При T=1 и C=1 на входе состояние выходов меняется на инверсное

Ка6ас:ADD AX,BH

Ка6ди:импульсные, двоичные

Ка7ве:(Символ ~ означает инверсию)вариант 1*0+1*0+1*1=1

Ка7ве:(Символ ~ означает инверсию)(1*0+1*0+1*1)*0=0

Ка7вы: (НЕ А ИЛИ НЕ В И С РАВНО D):НЕ А+НЕ В*С=D

Ка7не:(Символ ~ означает инверсию)~А+~А+~А=А

Ка7не:(Символ ~ означает инверсию)А*~А=1

Ка8би:FFh

Ка8ус:Булева алгебра или алгебра логики

Ка9ин:контроллер динамической памяти;

Какой логический элемент приведен на рисунке? NO

Кв1эт:разбиение диапазона значений на конечное число интервалов.

Кл8уп:аналоговые и цифровые

Ко11– эт:Адресное пространство

Ко1A:(!) занесение кода в ОЗУ

Ко1D:выводит на экран дамп памяти

Ко1E:Позволяет заносить в ОЗУ информацию в двоичном виде

Ко1R: выводит на экран регистры процессора или заносит информацию в РОН

Ло1эт:электрические схемы, выполняющие простейшие логические операции

Ло5ри: CD

Ма3эт:упорядоченная последовательность информации длиной в 2 байта

Ма7ре:1011

МО1эт:металл-диэлектрик-полупроводник

МП0ха:Тактовой частотой, Разрядностью, Архитектурой

Му4 эт:одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных

На1CA:Строб выборки адреса столбца

На1CS:Разрешает или запрещает работу микросхемы

На1OE:Разрешение открытие выходного буфера при операции чтения и при низком уровне сигнала OE;

На1RA:Строб выборки адреса строки;

На1RD:Задает тип выполняемой операции;

На1WE:Разрешение записи данных в выбранную ячейку;

Назначение сигнала R/W: Задает тип выполняемой операции

На1де:Дешифраторы бывают линейные и каскадные.

На1ко:Для формирования текущего адреса местонахождения команды в оперативной памяти.

На2ши:Разрядность и частота

На3ус:АЛУ предназначено для выполнения арифметических и логических операций над операндами.

На4ко:x1*x2*x3

На6ус:Система управления шиной, КЭШ память, Средства защиты памяти, Средство поддержки виртуальной памяти и т.д.

На9ук:1+1=0

Не3ко:представляются некоторой физической величиной, изменения которой во времени отображают протекание рассматриваемого процесса

Ни7сл:появления хотя бы одного сигнала высокого уровня на входе

Ни7сл:совпадения высоких уровней на входе

Од11яв:Интеллектуальное исполнение

Од12яв:Предсказание правильного адреса перехода

Од6яв:Раздельное кэширование кода и данных.

Оп3ри: АЦП последовательного счета.

Оп3ри: параллельное АЦП

Ос2CI:Малое число регистров общего назначения, большое количество машинных команд, большое количество методов адресации, большое количество форматов команд.

Ос2яв:частота дискретизации f (f=1/ Dt) и разрядность АЦП

Ос3эл:номиналы напряжений для логической единицы и логического нуля

Од5Р6яв: инетеллектуальное исполнение

Одной из особенностей конвейера Микропроцессоров семейства P6 является…: Предсказание правильного адреса перехода

От7ри: D

От7ри: D 0340

От7ри: R

Па9ти:EEPROM

Пе2bin: (A683h)1010011010000011

Пе2bin: (554F3h)01010101010011110011

Пе2bin: (77AA3h)01110111101010100011

Пе2bin: (A4F3h)1010010011110011

Пе2bin: (A553h)1010010101010011

Пе2bin: (ССF3h)1100110011110011

Пе7 10: 2Е1

Пе7 23: вариант 001000111100

Пе7 55:вариант 010101010101

По1на:Логическая комбинационная схема, которая имеет n информационных входов и 2 в степени n выходов

По3по:цвременной интервал, в течение которого происходит выполнение одной элементарной операции обмена по шине

Пр11RS – т:J=0, K=0; J=1, K=0; J=0, K=1

Пр11ти:ЗУ динамического типа;

Пр16сл:бит результата равен 1, если значения соответствующих битов операндов различны, в остальных случаях бит результата равен 0;

Пр1вы: не(х+y)=не(x)*не(y)

Пр1ло: (отриц)высокий уровень напряжения соответствует логическому нулю на соответствующей линии связи, низкий - логической единице

Пр1ло: (полож)высокий уровень напряжения соответствует логической единице на соответствующей линии связи, низкий - логическому нулю

Пр1об:роцессор заканчивает обмен данными самостоятельно, через установленный временной интервал выдержки (tвыд), то есть без учета интересов устройства-исполнителя;

Пр2эт: (кван)процесс замены непрерывного сигнала его значениями в отдельных точках

Пр2эт: (обмен инф)передача устройствами друг другу информационных и управляющих сигналов в строго установленном порядке

Пр34 54:Е 101 54

Пр3Не: (одноз)нет такого принципа

Пр3Не:Суть этого принципа заключается в том, что процессор имеет набор действий-сигналов, которые можно сгенерировать для физического выполнения требуемой машинной команды.

Пр4Не:Согласно ему, код программы и ее данные находятся в одном адресном пространстве в оперативной памяти

Пр4об:только тогда, когда устройство-исполнитель подтверждает выполнение операции специальным сигналом (так называемый режим handshake — рукопожатие).

Пр5SH:(SHift logical Left)сдвиг всех битов операнда влево на один разряд, при этом выдвигаемый слева бит становится значением флага переноса cf;

Пр7ти:динамических ЗУ.

Пр8ба:второй сомножитель должен располагаться в al; результат помещается в ax

Пр8сл:второй сомножитель должен располагаться в aх; результат помещается в пару dx:ax;

Пя8от:выборку команды, декодирование команды, генерацию адресов, выполнение операции с помощью АЛУ, запись результата

Ра5ур: Q n+1 = 1*Dn:триггера D – типа;

Ра6вы: (Q n+1 = 1* НЕQn)триггера T – типа

Ре1МП:Однопрограммные режимы, Многопрограммный режим, Система виртуальных машин Многопрограммный режим

Ре2эт:процедура или схема преобразования адресной информации об операнде в его исполнительный адрес.

Се1эт:FRAM

Си12со: С

Си3ес:значение (вес) цифры в последовательности цифр, показывающей число, определяется позицией (местом) этой цифры в этой последовательности

Си3ши:управления

Ск3 80:29000

Ск6па:6

Ск7ИЛ: (пятивход) 32

Сколько комбинаций входных сигналов будет на семивходовой схеме И-И: (семивход)вариант 128

Сл2F7:10214

Сп10на:Системой счисления

Ст1эт:сигналы, формируемые процессором и определяющие моменты времени, в которые производится пересылка данных по шине данных, обмен данными.

Ст2на:Логическая комбинационная схема, которая имеет 2 в степени n - информационных входов и n адресных. Синхронизация идет потенциалом.

Ст2оп:момент времени, когда устройство-исполнитель может принимать данные, выставленные процессором на шину данных

Ст6ри: Четыре 2-входовых ИЛИ-НЕ

Су1Ми: имеющие два и более конвейеров

Су4ра:BCD

Сх4ри: D-триггера со статическим управлением

Ти0МП:универсальные и цифровые

Тр4сх: все ответы

Ти1ОЗ:прямой и косвенный

Тр0на:элемент хранения информации

УГ4ри: УГО одноразрядного полного сумматора

Ук2сч:римская

Ук3би: 256

Ук6ди:С=НЕ(А+В)

Ус6ри: Полного дешифратора

Фу2да:Задаёт направление передачи, источник и приёмник информации.

Фу3па:Задаёт адрес ячейки памяти ОЗУ.

ЦА0эт:Устройство, производящее обратную операцию АЦП (чтобы передать оцифрованный сигнал на какое-нибудь воспроизводящее устройство (динамик, телевизор, приводной мотор и т.д.)) называется цифро-аналоговым преобразователем (ЦАП)

Це3с:Целыми числами и вещественными числами с фиксированной точкой.

Ци6ти:цикл записи и цикл чтения

Че10со: (1011)вариант 11, 13, В

Что1микро:ИС функц полных систем

Че10со: (1101)вариант 13, 15, D

Что1ИС:интергральная схема

Чт1ко:Разделение команды на микрокоманды и их последовательное выполнение.

Чт2 ри: Архитектуру компьютера по Фон Нейману

Чт2да:Магистраль для передачи данных от одного устройства ПК к другому

Чт2ко:ешифратор команд представляет собой внутреннюю постоянную память, с помощью которой код машинных команд транслируется в микрокоманды.

Чт2ми:Функциональные возможности аппаратных электронных средств МП, используемые для представления данных, машинных операции, описания алгоритмов и процессов вычислений.

Чт2пр: (CISC)CISC-это архитектура микропроцессора с полным набором команд.

Чт2пр:(RISC)RISC это архитектура микропроцессора с сокращенным набором команд

Чт2пр:Адрес в ОП процедуры прерывания

Чт3ин:Под циклом обмена информацией понимается временной интервал (и строгая последовательность сигналов), в течение которого происходит выполнение одной элементарной операции обмена по шине.

Чт4ус:все возможные комбинации на входах схемы и соответствующие им уровни выходных сигналов

Чт5уп:Логическая схема, выход которой зависит только от состояния входных сигналов. Сигнал на выход схемы проходит только при наличии синхроимпульса.

Чт8вх: (инверсным)уровень логического нуля

Чт8вх: (прямым)уровень логической единицы

Ши2бы:Мультплексированными и немультиплексированными

Эт2си:При использовании цифровой обработки сигналов в связи аналоговая звуковая или видео информация сначала при помощи аналого-цифрового преобразователя переводится в цифровую форму, затем полученный цифровой сигнал передается по цифровой линии связи.

Яч5ри: NRAM SRAM

JK:

Шеффер: 1+1=0

Слово “word”: упорядоченная последовательность информации длиной в 2 байта

Структурная схема устройства цифровой обработки сигналов

Дата добавления: 2015-11-04