M3E1T60 | Цифровой логический уровень |
V1 | Объекты на цифровом логическом уровне называются … |
вентилями | |
| битами |
| кодами |
| программами |
| интерпретаторами |
V2 | Архитектурой компьютера называется… |
набор типов данных, операций и особенностей каждого уровня компьютера | |
| вентили |
| транзисторы |
| программа, которая выполняет трансляцию |
| Программа, которая выполняет интерпретацию |
V3 | Схема для выполнения операций сложения это |
| декодер |
| дешифратор |
| транзистор |
Полный сумматор | |
| нет правильного ответа |
V4 | Назовите основные компоненты АЛУ |
| логическое устройство |
| декодер |
| выход переноса |
| полный сумматор |
все перечисленное | |
V5 | Как называется схема, которая вызывает серию импульсов одинаковой длительности и одинаковых пауз? |
тактовый генератор | |
| дешифратор |
| транзистор |
| полусумматор |
| нет правильного ответа |
V6 | Назовите вид тактового генератора, у которого состояние с высоким уровнем импульса равен времени с низким уровнем импульса |
синхронный | |
| асинхронный |
| цифровой |
| логический |
| нет правильного ответа |
V7 | Если микросхема содержит m ячеек, то к скольким адресам она может обращаться? |
| 22 |
| 2m |
2m | |
| m2 |
| нет правильного ответа |
V8 | Как называется устройство, соединенное с шиной и инициирующее передачу информации? |
| главное |
| подчиненное |
задающее | |
| второстепенное |
| нет правильного ответа |
V9 | Как называется характеристика шины, определяющая разницу в скорости передачи сигналов на разных линиях? |
| пропускная способность |
| ширина шины |
перекос шины | |
| арбитраж шины |
| нет правильного ответа |
V10 | Как называется часть центрального процессора, состоящая из АЛУ, его входов и выходов? |
| кэш-память |
тракт данных | |
| транзистор |
| логическая схема |
| нет правильного ответа |
V11 | Как называется схема, которая выбирает значение на определенной линии и в определенный момент времени и запоминает его? |
| декодер |
триггер | |
| защелка |
| сумматор |
| нет правильного ответа |
V12 | Как называется процесс обращения центрального процессора к памяти? |
транзакция | |
| арбитраж |
| контролер шин |
| сетевой адаптер |
| нет правильного ответа |
V13 | Как называется буферная быстродействующая память, автоматически используемая компьютером для ускорения операций с информацией? |
| основная память |
| внешняя память |
кэш-память | |
| оперативно-запоминающее устройство |
| нет правильного ответа |
V14 | Как называется микросхема, которая контролирует процессы между процессором и контролером? |
| арбитр шин |
контролер шин | |
| программа обработки прерывания |
| все ответы верны |
| нет правильного ответа |
V15 | Что регулирует порядок потока данных к процессору и от него |
| прерывание |
арбитраж шины | |
| выводы управления шиной |
| выводы прерывания |
| выводы управления шиной |
V16 | Основные элементы, из которых конструируются цифровые устройства, называются… |
| регистры |
| триггеры |
вентили | |
| сумматоры |
| АЛУ |
V17 | Сигнал от 0 до 1 В обычно воспринимается в цифровых устройствах как … |
| логическая 1 |
логический 0 | |
| не распознается |
| выдает сообщение об ошибке |
| как 1 или 0 |
V18 | Это напряжение в цифровых устройствах воспринимается как логическая 1 |
| от 0 до 10 В |
от 2 до 5 В | |
| от 5 до 7 В |
| от 0 до 1 В |
| от 0 до 5В |
V19 | Эти вентили являются самодостаточными |
не-и, не-или | |
| не-и, и |
| не-или, или |
| не-и, xor |
| xor, инвертор |
V20 | На этом электронном элементе достигается наибольшая плотность транзисторов |
| МИС |
СБИС | |
| БИС |
| СИС |
| микросхема |
V21 | Защелками называются… |
| БИС |
| АЛУ |
| любительские микросхемы |
схемы памяти | |
| HDD |
V22 | Эти ОЗУ используются в качестве кэш -памяти второго уровня |
статические | |
| динамические |
| реляционные |
| иерархические |
| как статические так и динамические |
V23 | Это свойство не относится к характеристике динамического ОЗУ… |
| обладает гораздо большим объемом памяти чем статическое |
работает быстрее статического ОЗУ | |
| имеет очень плотную запись |
| существует необходимость частого обновления |
| на его основе строится основная память |
V24 | Эти выводы различают у процессоров |
| адресные |
| информационные |
| выводы управления |
| адресные и информационные |
адресные, информационные и выводы управления | |
V25 | Динамическое ОЗУ |
| Триггеры не используются |
| Представляет массив ячеек, каждая из которых содержит транзистор и конденсатор |
| Требует более сложного сопряжения, чем статическое
|
| Имеет очень высокую плотность записи |
Все ответы верны | |
V26 | В статическом ОЗУ |
Применяются D-триггеры | |
| Триггеры не используются |
| применяются SR-защелки |
| Нет верного ответа |
| применяются синхронные SR-защелки |
V27 | Чтобы схему памяти |
добавить 4 ряда по 3 триггера в каждом | |
| добавить 3 ряда по 4 триггера в каждом |
| добавить 2 ряда по 5 триггеров в каждом |
| добавить 5 рядов по 2 триггера в каждом |
| нет правильного ответа |
V28 | Какая организация памяти сокращает число необходимых выводов |
в виде матриц | |
| в виде строк |
| в виде столбцов |
| в виде матриц |
| нет правильного ответа |
V29 | ОЗУ предназначено для… |
записи и считывания информации | |
| считывания информации (только) |
| записи информации (только) |
| быстрого постраничного режима |
| нет правильного ответа |
V30 | Статистическое ОЗУ конструируется с помощью |
D – триггера | |
| D – защелки |
| сопроцессора |
| 2 – х D – защелок |
| нет правильного ответа |
V31 | Что такое FPM? |
Тип динамического ОЗУ (быстрый постраничный режим) | |
| оперативное запоминающее устройство |
| строб адреса столбца |
| строб адреса строки |
| нет правильного ответа |
V32 | ПЗУ не позволяют производить… |
изменения и удаления хранящей информации | |
| записи и считывания информации |
| быстрого постраничного режима |
| стирает и записывает блоки |
| нет правильного ответа |
V33 | Выводы микросхемы центрального процессора можно разделить на |
адресные, информационные, управляющие | |
| адресные, информационные |
| информационные, управляющие |
| адресные, управляющие |
| нет правильного ответа |
V34 | Большинство подчиненных устройств связано с шиной |
приемником шины | |
| приемопередатчиком шины |
| драйвером шины |
| открытым коллектором |
| нет правильного ответа |
V35 | Для устройств, которые могут быть и задающим и подчиненным устройством используется |
приемопередатчик шины | |
| драйвер шины |
| открытый коллектором |
| приемник шины |
| нет правильного ответа |
V36 | В отличие от стираемого ПЗУ и от электронно– программируемого ПЗУ флэш– память |
стирает и записывает блоками | |
| хранит 0 и 1 |
| сохраняет информацию на протяжении всего времени |
| используется в качестве КЭШ – памяти |
| нет правильного ответа |
V37 | …Запускается фронтом сигнала. |
триггер | |
| защелка |
| триггер и защелка |
| ни триггер, ни защелка |
| RS-защелка |
V38 | . … Запускается уровнем сигнала. |
| триггер |
защелка | |
| триггер и защелка |
| ни триггер, ни защелка |
| RS-триггер |
V39 | Задающий генератор содержит … шину |
синхронную | |
| асинхронную |
| Несинхронную |
| Intel |
| нет правильного ответа |
V40 |
Данная схема называется |
полусумматором | |
| Сумматором |
| Транзистором |
| Резистором |
| Вентилем |
V41 |
Данная схема называется… |
| полусумматором |
Полным сумматором | |
| Триггером |
| Транзистором |
| Резистором |
V42 | Тактовый генератор — это |
схема, которая вызывает серию импульсов. | |
| схема сдвига |
| Декодер |
| логическое устройство для вычисления операций И, ИЛИ НЕ |
| Шина |
V43 | Временной интервал между началом одного импульса и началом следующего называется … |
временем такта | |
| тактовым генератором |
| АЛУ |
| ПЗУ |
| Началом отсчета такта |
V44 |
Сигнал С является |
асинхронным | |
| синхронным |
| задающим |
| генерирующим |
| дискретным |
V45 | Вентили состоят из… |
транзисторов | |
| генераторов |
| резисторов |
| Логической 1 и логического 0 |
V46 | Транзистор соединяется с внешним миром с помощью |
Эмиттера, базы и коллектора | |
| инвертора |
| Вентиля, инвертора |
| шины |
| Тактового генератора |
V47 | Два транзистора соединенные последовательно образуют вентиль |
НЕ-И | |
| НЕ-ИЛИ |
| НЕ |
| ИЛИ |
| И |
V48 | Два транзистора соединенные параллельно образуют вентиль |
| НЕ-И |
НЕ-ИЛИ | |
| НЕ |
| ИЛИ |
| И |
V49 | Инвертором называют вентиль |
НЕ | |
| НЕ-И |
| НЕ-ИЛИ |
| ИЛИ |
| И |
V50 | Малая интегральная схема(МИС) содержит |
До 10 вентилей | |
| От 10 до 100 вентилей |
| От 100 до 100000 вентилей |
| Более 100 000 вентилей |
| Не содержит вентилей |
V51 | Средняя интегральная схема (СИС) содержит |
| До 10 вентилей |
От 10 до 100 вентилей | |
| От 100 до 100000 вентилей |
| Более 100 000 вентилей |
| Не содержит вентилей |
V52 | Большая интегральная схема (БИС) содержит |
| До 10 вентилей |
| От 10 до 100 вентилей |
От 100 до 100 000 вентилей | |
| Более 100 000 вентилей |
| Не содержит вентилей |
V53 | Сверх большая интегральная схема (СБИС) содержит |
| До 10 вентилей |
| От 10 до 100 вентилей |
| От 100 до 100 000 вентилей |
Более 100 000 вентилей | |
| Не содержит вентилей |
V54 |
Данная схема называется |
SR-защелкой | |
| D-защелкой |
| триггером |
| Синхронной SR-защелкой |
| Синхронной D-защелкой |
V55 | В SR-защелке комбинация входных сигналов … является запрещенной |
S=1 R=1 | |
| S=0 R=0 |
| S=1 R=0 |
| S=0 R=1 |
V56 | В SR-защелке при комбинации входных сигналов S=0 R=0 |
Защелка сохраняет свое состояние | |
| Защелка устанавливается в единичное состояние Q=1 |
| Выходной сигнал не определен |
| Защелка устанавливается в состояние Q=0 |
V57 | В SR-защелке при комбинации входных сигналов S=1 R=0 |
| Защелка сохраняет свое состояние |
Защелка устанавливается в единичное состояние Q=1 | |
| Выходной сигнал не определен |
| Защелка устанавливается в состояние Q=0 |
V58 | В SR-защелке при комбинации входных сигналов S=1 R=1 |
| Защелка сохраняет свое состояние |
| Защелка устанавливается в единичное состояние Q=1 |
Выходной сигнал не определен | |
| Защелка устанавливается в состояние Q=0 |
V59 | В SR-защелке при комбинации входных сигналов S=0 R=1 |
| Защелка сохраняет свое состояние |
| Защелка устанавливается в единичное состояние Q=1 |
| Выходной сигнал не определен |
Защелка устанавливается в состояние Q=0 | |
V60 |
Данная схема называется… |
| SR-защелкой |
| D-защелкой |
| триггером |
| Синхронной SR-защелкой |
Синхронной D-защелкой | |
V61 |
Данная схема называется… |
| SR-защелкой |
| D-защелкой |
D-триггером | |
| Синхронной SR-защелкой |
| Синхронной D-защелкой |
V62 |
Вентиль |
| И |
ИЛИ | |
| НЕ |
| НЕ-ИЛИ |
| НЕ-И |
V63 |
Вентиль |
| И |
| ИЛИ |
| НЕ |
НЕ-ИЛИ | |
| НЕ-И |
V64 |
Вентиль |
И | |
| ИЛИ |
| НЕ |
| НЕ-ИЛИ |
| НЕ-И |
V65 |
Вентиль |
| И |
| ИЛИ |
| НЕ |
| НЕ-ИЛИ |
НЕ-И |
Дата добавления: 2015-10-21; просмотров: 21 | Нарушение авторских прав
| <== предыдущая лекция | | | следующая лекция ==> |
расширить до размеров 
необходимо
