Задана логическая функция f(x1,x2,x3), табл.1.

Задача №1

Задана логическая функция f(x1,x2,x3), табл.1.

1. Постройте схему в базисе И, ИЛИ, НЕ.

2. Постройте эту схему в базисе И, ИЛИ, НЕ на микросхемах серии К155(КР1533).

3. Выполните преобразование заданной логической функции так, чтобы она была предоставлена через операцию И-НЕ.

4. Постройте логическую схему в базисе И-НЕ на микросхемах серии КР1533(К155).

5. На всех построенных схемах укажите логические сигналы на входах и выходах каждого элемента для кодовой комбинации, заданной табл.2.

6. Определите количество микросхем, используемых для построения схем в п.2 и п.4. Сделайте вывод о том какой способ реализации более экономичен.

Таблица 1

Номер варианта	Логическая функция	Набор аргументов для проверки
Х1	Х2	Х3
	Х1*Х2* 3˅ 1*Х3˅Х1* 3˅Х2

1.Для построения схемы по приведенному выражению потребуется:

- два инвертора (для Х3 и Х1);

- два элемента 2И (для реализации выражения 1*Х3, Х1* 3);

- один элемент 3И (для реализации выражения Х1*Х2* 3);

- один элемент 4ИЛИ для объединения предварительных результатов преобразования на одну общую шину.

Схема имеет вид – рис.1.

Смотреть рис.1 в приложении.

2. и 3.С целью реализации схемы в базисе И, ИЛИ, НЕ на микросхемах серии К155(КР1533) сделаем преобразование исходной функции.

f = Х1*Х2* 3˅ 1*Х3˅Х1* 3˅Х2 = ((Х1*Х2)* 3˅ 1*Х3)˅(Х1* 3˅Х2).

Из этой записи следует, что для построения схемы потребуется два инвертора, четыре элемента 2И, три элемента 2ИЛИ. Схема приведена на рис.2(Смотри приложение).

В этой схеме использованы следующие микросхемы:

- D1 – КР1533ЛН1 (из шести элементов задействовано два)

- D2 - КР1533ЛИ1 (корпус используется полностью)

- D3 - КР1533ЛЛ1 (один корпус, из четырех элементов используется три)

4-6. Для построения схемы в базисе И-НЕ необходимо выполнить преобразование исходного выражения так, чтобы оно было записано через операцию Штрих Шеффера. Для этого к исходному выражения применяем закон двойного отрицания и правило де Моргана.

f = Х1*Х2* 3˅ 1*Х3˅Х1* 3˅Х2 = Х1*Х2* 3˅ 1*Х3˅Х1* 3˅Х2 =

= (Х1|X2| 3)|( 1|X3)|(X1| 3)|X2

Для построения схемы допускается применение микросхем с любым числом входов, которые имеются в данной серии. Предполагается, что инверторы также должны быть выполнены на элементах базиса И-НЕ. Это легко реализуемо, так как для этого достаточно соединить все входы элемента И-НЕ вместе (в силу тождества конъюнкции). Схема приведена на рис.3 (Смотри приложение).

Схема (рис.3) построена на трех микросхемах:

- две микросхемы КР1533ЛА3. Для реализации инверторов входы логического элемента соединены вместе и на них подается значение одного аргумента;

- один логический элемент КР1533ЛА1. Один элемент включен по схеме 3И-НЕ. Это позволило исключить применение еще одного корпуса, например, микросхему КР1533ЛА4.

Из приведенных схем можно сделать вывод, что построение схем в базисе И-НЕ более экономично. В этом случае применяется меньше микросхем, и они более эффективно используются. Аналогично строятся схемы на ИМС серии К155.

Задача №2

1. Дайте определение КЛУ, заданного в таблице 2.

2. Приведите условное графическое обозначение устройства с указанной структурой.

3. Опишите принцип работы устройства.

4. Приведите таблицу истинности устройства.

5. Запишите функции для выходов через операции И, ИЛИ, НЕ.

6. Выполните преобразование исходных функций под заданный базис.

7. Постройте логическую схему в заданном базисе.

8. Подайте на входы любую кодовую комбинацию сигналов и выполните проверку. Необходимо проставить сигналы на входах и выходах всех элементов. Для мультиплексора и демультиплексора подавать кодовую комбинацию только адресных сигналов.

9. Приведите УГО получившегося устройства. На УГО на входах и выходах проставьте сигналы, соответствующие той же кодовой комбинации.

10. Из справочника выберите микросхему, заданную из таблицы 2. Приведите ее УГО и описание. Укажите назначение всех входов и выходов. Подайте на входы ту же кодовую комбинацию, что и в п. 8 и укажите значение сигналов на информационных выходах.

Таблица 2

Номер варианта	Тип КЛУ	Структура КЛУ	Базис для реализации	Тип микросхемы
	Шифратор	10х4	И-НЕ	К155ИВ1

1. Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

2. УГО предоставлено на рисунке 4 (Смотри приложение).

3. Преобразует информацию из унитарного кода в любой двоичный код (содержит только одну еденицу).

4. Таблица истинности устройства

Входы

Выходы

Х0

Х1

Х2

Х3

Х4

Х5

Х6

Х7

Х8

Х9

Y1

Y2

Y3

Y4

5. Функции для выходов:

Y1= X1+X3+X5+X7+X9

Y2=X2+X3+X6+X7

Y3=X4+X5+X6+X7

Y4=X8+X9

6. Запись в базисе И-НЕ:

Y1=

Y2=

Y3=

Y4=

7-9. Логическая запись в заданном базисе изображена на рис. 5 (Смотри приложение)

Кодовый сигнал: 1111111011 на выходе получили значение 0111

Проверка:

Y1= =

Y2= =

Y4= =

Y8= =

10. К155ИВ1 – Приоритетный шифратор. Х0-Х7 – входные сигналы. На одном из входов установлен «0». На остальных логическая «1». На выходах – соответствующий двоичный код. У шифратора инверсные воды выходы. При Е=1 на всех выходах устанавливается «1». Сигнал на выходе ЕО указывает на отсутствие «0» хотя бы на одном входе. Сигнал на выходе G указывает на наличие «0» хотя бы на одном выходе.

Задача №3

1. Для заданного типа устройства (таблица 3) приведите четырехразрядную логическую схему на счетных триггерах.

2. Постройте временную диаграмму для полного цикла счета.

3. Выберите из справочника заданную микросхему и приведите ее УГО.

4. Объясните назначение этого счетчика, определите его разрядность (n) и коэффициент счета K_{сч .}

5. Укажите назначение всех выводов.

6. Укажите на УГО значение всех входных сигналов (в том числе и управляющих), которые надо подать, чтобы зафиксировать поданное на вход двоичное число.

7. Приведите расчет состояния счетчика после поступления на вход заданного числа импульсов при указанном режиме работы.

Таблица 3

Номер варианта	Тип устройства	Тип микросхемы	Кодовая комбинация и действие	Начальное состояние	Число входных импульсов
	Счетчик суммирующий	К155ИЕ6	_

С хема К155ИЕ7 представляет собой синхронный 4-разрядный реверсивный счетчик.

Счетчик состоит из четырех двухступенчатых триггеров, работающих по принципу ведущий-ведомый, дешифратора счета и логической схемы предварительной установки. Отличительной особенностью схемы является возможность параллельной записи информации в счетчик.

Схема имеет два счетных входа (вход в режиме суммирования +1 и вход в режиме вычитания –1), четыре информационных входа параллельной записи D1, D2, D4, D8, управляющий вход V, разрешающий параллельную запись информации, вход установки в “0” R, выходы четырех разрядов 1, 2, 4, *, выходы прямого переноса Р+ и обратного переноса Р-, позволяющие осуществлять каскадное соединение счетчиков без дополнительной логики.

В зависимости от состояний на установочных и управляющих входах возможны следующие режимы работы счетчика: режим установки в логический “0”; режим параллельной записи; режим хранения, режим счета.

Режим установки в логический “0” обеспечивается подачей на установочный вход R уровня логической “1”.При этом отключается вход, разрешающий запись, и входы параллельной записи. Режим параллельной записи обеспечивается подачей на входы V и R уровня логического нуля. При этом импульсы, поданные на информационные входы D1-D4, появляются на выходах триггеров независимо от состояния входного тактового импульса.

Режим хранения обеспечивается подачей на вход V уровня логической единицы, а на вход R – уровня логического нуля. При этом запрещается запись новой информации, и до прихода тактового импульса предыдущая информация хранится в счетчике. Поступление тактового импульса приводит к изменению состояния счетчика на следующее в последовательности двоичного счета. Дальнейший счет осуществляется по каждому положительному перепаду тактового импульса при наличии на втором счетном входе уровня логической единицы.

Временные диаграммы работы счетчика:

М =0101₍₂₎ = 5₍₁₀₎

Общее количество импульсов равно: 5 + 48 = 53

Что бы зафиксировать число 53, счетчик просчитает 5 полных циклов и в следующем цикле зафиксирует остаток: 53 – 5*10 = 3₍₁₀₎=0011₍₂₎

Таким образом в счетчике будет записано число 0011, т.е:

Q₄ = 0; Q₃ = 0; Q₂ = 1; Q₁ = 1.

Задача №4

1. Из таблицы 4, в соответствии со своим вариантом, выберите тип микросхемы ЗУ, режим работы, значения адреса ячейки памяти.

2. Приведите УГО микросхемы, цоколевку, укажите назначение выводов, разрядность адреса m, разрядность данных n.

3. Дайте характеристику МКС ЗУ: тип ЗУ, технология изготовления, приведите таблицу режимов работы, на УГО микросхемы укажите значения разрядов адреса, управляющих сигналов для заданного режима работы.

4. Начертите структурную схему матрицы памяти ЗУ заданной микросхемы, укажите максимальное количество строк и столбцов, выделите на схеме элемент памяти, выбранный в соответствии с указанным в задании адресом.

5. Запишите адрес ячейки памяти, к которой происходит обращение, в десятичной и шестнадцатеричной системах счисления.

Таблица 4

Номер варианта	Тип микросхемы	Режим работы	Адрес ячейки памяти
	К176РУ2	Запись 1

Таблица истинности микросхемы

	WR/	A11…A0	DI	DO	Режим работы
	X	X	X	Z	Хранение
		A		Z	Запись 1
		A		Z	Запись 0
		A	X	данные	Чтение

Микросхема К176РУ2) — статическое ОЗУ, имеющее организацию: 256 слов по 1 биту (256 ячеек хранения данных). Структурная схема этого ОЗУ показана на рисунке. В центре ОЗУ К176РУ2 располагается матрица из 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 16 колонок и 16 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которые выходят из дешифраторов адреса колонок Y и адреса строки Х соответственно. Оперативное запоминающее устройство имеет восемь входов адреса. Первые четыре разряда A0 — A3 выбирают адрес линии, старшие четыре А4 — А7 адрес колонки, где расположены ячейки хранения каждого одноразрядного слова.

Группа логических элементов, образующих входы CS (доступ к памяти) и R/W (Чтение/Запись), вырабатывает внутренние сигналы К2, K2 (для разрешения записи) и К1, K1 (для разрешения или запрета чтения содержимого памяти).

Выводы 13 и 14 (выходы Q и Q) обслуживают инверторы, имеющие состояние разомкнуто Z. Бит хранения данных вносится в память по выбранному адресу AO — A7 через вход D. Как адрес ячейки записи, так и адрес ячейки считывания выбираются в произвольном порядке. Для чтения и записи на вход CS следует подать напряжение низкого уровня. Напряжением высокого уровня на входе CS эти операции запрещаются, а выходы переходят в Z-состояние. В моменты высокого уровня на входе CS можно менять адреса ячеек (независимо от уровня на входе R/W). Вход CS в схемах, где объединяется много корпусов К176РУ2 служит сигналом выбора отдельного корпуса.

Выходы Q и Q станут активными (чтение), если на обоих входах CS и R/W уровни низкие. Если на входе R/W сменить уровень на высокий, можно записать бит информации. Сигналы управления и выходные состояния сведены в таблицу.

Микросхема К176РУ2 с организацией 256×1 изготовлена по технологии КМОП и представляют собой ЗУ со структурой 3D

4. Микросхема К176РУ2: а) Структурная схема; б) Элемент памяти.

Адрес ячейки памяти: 10011011 получаем 1001₍₂₎ = 9₍₁₀₎ и 1011₍₂₎ = 11₍₁₀₎

Номер столбца – 9; Номер строки – 11.

5. 10011011₍₂₎ = 128+16+8+2+1 = 155₍₁₀₎ = 9B₍₁₆₎

Задача №5

1. По заданному алгоритму функционирования определите состояние цифрового автомата, постройте граф функционирования.

2. Закодируйте полученные состояния, т.е. буквенным значения состояний присвойте двоичный код, определите необходимое количество триггеров для построения регистра памяти.

3. Постройте таблицу функционирования цифрового автомата.

4. По таблице функционирования определите логические выражения для комбинационной части узла, упростите их и преобразуйте в базис, определенный заданием.

5. Выберите микросхемы, необходимые для построения схемы цифрового автомата, представьте их графическое обозначение, дайте описание микросхем, составьте таблицы учета и электрических параметров микросхем.

6. Постройте схему цифрового автомата

7. Проверьте и дайте описание работы цифрового автомата на переходе.

Таблица 5

Номер Алгоритма	Серия ИМС	Тип триггера
	К155	ТМ2

1. Состояния ЦА изображено на рисунке 6, граф приведен на рисунке 7 (Смотри приложение).

2. Кодирование состояния ЦА:

Состояние автомата	Двоичный код
a0
a1
a2

Таблица переходов D триггера:

Переход	D
0->0
0->1
1->0
1->1

Число триггеров для построения регистра состояний равно разрядности кодовой комбинации состояния. В нашем случае – два триггера.

3. Таблица 5 Функционирования цифрового автомата:

Состояние автомата

Условие перехода

Сигналы управления триггерами

Выходные сигналы

Исходное

Новое

a

Q2

Q1

a

Q2

Q1

x1

x2

D2

D1

y1

y2

y3

y4

a0

a1

-

a0

a2

-

a1

a0

-

a1

a2

-

a2

a0

-

-

4. Логические выражения для комбинационной части узла:

y₁ = a₀ ˅a₀x₁ = a₀

y₂ = a₀x₁˅a₂

y₃ = a₀ ˅a₀x₁˅a₂ = a₀˅a₂

y₄ = a₂

D₂ = a₀x₁˅a₁

D₁ = a₀

5. По таблице 5 записываем аналитические выражения для сигналов управления триггерами D₂ и D₁, а так же для выходных сигналов y₁;y₂;y₃;y₄.

В качестве аргументов используются исходные значения «a» и признаки «x». Для получения (преобразования) двоичного, двухразрядного кода в состояние «а» используем микросхему КР530ИД14 2х4, т.к. выходы микросхемы инверсные, они соответствуют состояниям: .

6 – 7. Схема цифрового автомата изображена на рисунке 8 (Смотри приложение).

Список используемой литературы:

1. Л.А. Башкатова, Методическая тетрадь «Вычислительная техника», Москва 2012.

2. http://www.microshemca.ru/M.K561RU2/

3. http://lib.rus.ec/b/254273/read

4. Калабеков Б.А. Цифровые устройства и микропроцессорные системы.

– М.: Радио и связь, 1987.

Дата добавления: 2015-08-29