Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

Билет 30. Особенности синхронного и асинхронного последовательных протоколов обмена.



Билет 30. Особенности синхронного и асинхронного последовательных протоколов обмена.

Последовательно – параллельный приемо передатчик. Данные микросхемы используются для связи с удаленными устройствами с целью экономии числа линий и уменьшения взаимного влияния сигналов. При этом уменьшается число линий, но увеличивается время передачи.

Существуют два вида последовательной передачи.

1.) синхронный обмен. 2.) асинхронный обмен.

1.) Синхронный обмен. Наличие синхронизации между приемником и передатчиком. Синхронизация осуществляется либо с помощью дополнительного синхро сигнала (а), либо заключена в форму передачи данных (б).

2). Асинхронный обмен. Отсутствует синхронизация между приемником и передатчиком. В асинхронном обменнике информация передается отдельными символами 5 – 7 бит, которые дополн. битом контроля на четность или нечетность. Данные обрамляются двумя битами. Старт бит всегда=»0», стоп бит=»1». Длительность СТОП бита может варьироваться 1; 1.5; 2.

Частота приемника, передатчика должны быть близки.

Бод = бит/сек.

Сами посылки посылаются напряжением. Так как частоты передатчика и приемника разные, то длина посылки не может быть большой. Синхронный обмен: между приемником и передатчиком синхронизация (внутр. или внешняя), поэтоиу длина посылки может быть большой.

Обще принятый следующий вид.

1. часть – признак начала кадра, содержит один или два синхро символа.

2. часть – служебная информация. Находится дина кадра, адреса и др. управляющая информация.

3. часть – данные.

4. часть – проверочная последовательность.

 

(продолжение 32 билета)

При асинхронном режиме адаптер анализирует принимаемую кодовую последовательность на четность или нечетность (в зависимости от заданного в управляющем слове вида контроля) и при обнаружении некорректного символа устанавливает в слове состояния флаг ошибки паритета (D3). Одновременно адаптером контролируется формат принятой последовательности (наличие в заданном такте стоп-бита). Нарушение формата отмечается флагом формата в слове состояния микросхемы (D5).Если принятый распакованный символ загружается в буфер приемника, а предыдущий ещё не прочитан процессором, устанавливается флаг ошибки переполнения (D4).

Установка любого флага ошибки не останавливает работу адаптера.

Синхронный режим.В режиме синхронной передачи на выходе передатчика формируется непрерывная последовательность информационных битов данных, дополненных (если запрограммированы в слове состояния) контрольными разрядами. Для обозначения начала последовательности данных передаются один или два заранее обусловленных кода синхросимволов. Их программирование осуществляется на этапе задания синхронного режима работы адаптера.



Если очередной байт для посылки процессором ещё не подготовлен, то вместо него передается код синхросимвола, одновременно выставляется сигнал TxE – передатчик пуст.

При приеме данных синхронизация начала кодовой последовательности может быть внутренней или внешней. При внутренней синхронизации работа начинается с поиска кодов синхросимволов во входной последовательности. Адаптер при этом сравнивает коды принимаемых символов с загруженными во внутренние регистры при программировании синхронного режима кодами синхросимволов. При обнаружении синхросимволов во входном потоке адаптер начинает принимать входные данные, причем при приеме последнего бита синхросимвола выставляет сигнал SYNDET.

В случае внешней синхронизации приме данных начинается с момента формирования фронта внешнего сигнала, поданного на вход SYNDET.

Контроль на четность/нечетность осуществляется так же, как и в асинхронном режиме.

 

Билет 31. Вопрос 31. УСАПП К580ВВ51. Обобщенная структура. Назначение отдельных блоков.

БИС КР580ВВ51 универсального синхронно-асинхронного приемо-передатчика, или последовательного адаптера, является интерфейсной БИС микропроцессорного комплекта 580 серии, предназначенной для преобразования параллельного кода данных, используемого в структуре микропроцессорной системы, в последовательный код, применяемый в линиях связи с удаленными терминалами. Процесс обмена по линии связи описывается протоколом обмена, реализация которого частично обеспечена аппаратными средствами БИС адаптера. Настройка на синхронный или асинхронный режим работы, а также управление состоянием адаптера выполняется загрузкой в его управляющее регистры последовательностей управляющих слов. Состояние БИС адаптера отражено в слове состояния БИС, в котором фиксируются ошибки, возникающие при выполнении протокола обмена, и ряд дополнительных сигналов.

Обобщенная структура:

Назначение блоков:

Буфер данных – содержит 3 регистра по 8 бит, для промежуточного хранения последнего принятого из процессора байта, последнего переданного в процессор байта и слова состояния.

Схема управления – управляет потоком данных внутри микросхемы согласно получаемым извне сигналам управления. Содержит 8-битные регистры режима и управления для хранения текущих настроек адаптера.

Буфер передатчика – содержит 8-битный сдвигающий регистр для преобразования параллельного кода в последовательный.

Схема управления и синхронизации передатчика – формирует сигналы сдвига

(продолжение билета 31)

буфера передатчика в соответствии с ТхС, а также вырабатывает сигнал готовности TxRDY и сигнал пустоты буфера передатчика TxE.

Регистры синхросимволов – содержит 2 8-битных регистра, в синхронном режиме хранят один или два синхросимвола.

Буферы приемника – содержит 2 9-битных сдвигающих регистра, преобразующих последовательный код с линии RxD в параллельный. 2 регистра поставлено для того, чтобы в синхронном режиме была возможность распознать 2 синхросимвола, задающих начало последовательности. 9 бит – для возможности учета контрольного бита.

Схема управления и синхронизации приемника – вырабатывает сигналы сдвига для приемника в соответствии с входным сигналом RxC. Вырабатывает сигнал готовности приемника RxRDY и признак синхронизации SYNDET.

Схема согласования с терминалом – формирует сигналы «рукопожатия» типа запрос-ответ.

 

Билет 32. К580ВВ51. Последовательность программирования на заданные функции. Формат управляющих слов.

Программирование адаптера осуществляется загрузкой нескольких управляющих слов, определяющих скорость передачи, длину символа, число стоп бит, режим работы и условия контроля. Для синхронного режима также задаются внутренняя или внешняя синхронизация и один (два) синхросимвол(а).

Управляющее слово имеет два формата: слово режима и слово приказа. Слово режима загружается в самом начале работы и задает общую конфигурацию, после него могут следовать один или два синхросимвола в зависимости от заданного режима работы. После этого в адаптер загружается слово приказа и данные.

Общая схема загрузки адаптера:

Формат слова режима:

D1-D0 – задает синхронный или асинхронный режим работы, при этом в асинхронном режиме задает множитель 1, 16 или 64, определяющий коэффициент деления частоты сигналов синхронизации RxC и TxC.

D3-D2 – задает число бит в коде символа данных. При программировании длины символа менее 8 бит данные выравниваются вправо, т.е. при записи байта в адаптре неиспользуемые биты не определены, а при считывании процессором они дополняются нулями.

D5-D4 – формирование бита паритета. D4 – бит разрешения паритета, D5 – четность (=1) или нечетность (=0).

D7-D6 – в асинхронном режиме задает число стоп-битов, а в синхронном управляет процессом синхронизации: D6 – программирует вход синхронизации (1 – внешняя, 0 –внутренняя), D7 – определяет один или два синхросимвола (1 – один, 0 – два).

Формат слова приказа:

D0 – (TxEN – разрешение передачи), 1 – разрешить передачу данных, 0 – запретить.

D1 – DTR - выдача сигнала DTR терминалу; 1 – разрешить, 0 – запретить.

D2 – (RxE – разрешение приема), маска сигнала готовности приемника RxRDY, 1 – разрешить.

D3 – (SBRK – разрыв), 1 – на линии TxD низкий уровень, имитация обрыва.

D4 – (ER – сброс), 1 – сбросить все накопившиеся ошибки.

D5–RTS,выдача сигнала RTS терминалу,если 1.

D6 – (IR – внутренний сброс), если 1, то программный сброс адаптера, после него требуется новая загрузка слова режима

D7 – (EH – режим поиска), при внутренней синхронизации единичное значение вводит режим поиска синхросимвола.

Формат слова состояния:

D7 (DSR) – сигнал готовности терминала передавать данные.

D6 (SYNDET) – сигнал выполнения внутренней синхронизации.

D5 (FE) – флаг ошибки формата.

D4 (OE) – флаг ошибки переполнения.

D3 (RE) – флаг ошибки паритета.

D2 (TxE) – передатчик пуст.

D1 (RxRDY) – готовность приемника.

D0 (TxRDY) – готовность передатчика.

Режимы работы адаптера.

Может использоваться либо асинхронный (до 9600 бит/с), либо синхронный (до 56000 бит/с) режимы работы.

Асинхронный режим.Последовательный код формируется из старт-бита, битов данных, бита контроля (если в управляющем слове указана его необходимость), стоп-бита. Число битов данных задается от 5 до 8, число стоп-битов: 1, 1.5 или 2. В отсутствии передаваемых данных линия связи активна, т.е. передает непрерывный сигнал логической 1. При необходимости этот сигнал можно снять управляющим словом.

 

 


Дата добавления: 2015-08-28; просмотров: 46 | Нарушение авторских прав




<== предыдущая лекция | следующая лекция ==>
15 самых необычных скульптур мира (хит-парад по версии журнала по версии молодёжного журнала «Элан», выпуск № 73) | Сильве́стр (в миру — Симео́н Агафо́нович Медве́дев; 1641, Курск — 11 февраля 1691, Сергиев посад) — книгохранитель Московского печатного двора, духовный писатель, придворный

mybiblioteka.su - 2015-2024 год. (0.01 сек.)