1 Построение комбинационного устройства на логических элементах

1 Построение комбинационного устройства на логических элементах

1.1 Теоретическое обоснование построения КЦА

Дать описание задачи синтеза комбинационных устройств, этапы синтеза и особенности построения схем КЦА на разных логиках входит построение схемы устройства по заданным условиям его работы и при заданном базисе элементов.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

1.2 Синтез КЦА

Процесс управления КЦА описывается логическими функциями Y₀,Y₁, Y₂, Y₃ от пяти переменных Х₀, Х₁, Х₂, Х₃, Х₄. Построим схему управления комбинауионного устройства на современной электронной базе.

1.2.1 Логическая функция в виде СДНФ

Составим таблицу истинности работы устройства КЦА(таблица 1).

Таблица 1-Таблица истинности КЦА

№	X4	X3	X2	X1	X0	Y0	Y1	Y2	Y3

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Продолжение таблицы 1

№	X4	X3	X2	X1	X0	Y0	Y1	Y2	Y3

Из полученной таблицы истинности записываем логические функции в виде СДНФ для элементов Y₀, Y₁, Y₂, Y₃.

Для полученных функций строим общую схему КЦА на элементах И, ИЛИ, НЕ. Схемная реализация функций КЦА на элементах И, ИЛИ, НЕ представлена на рисунке 1, а график работы КЦА на рисунке 2.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Рисунок 1 – Схема КЦА на элементах И, ИЛИ, НЕ для СДНФ

Рисунок 2 – График работы устройства КЦА для функции Y₀- Y₃

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

1.2.2 Минимизация логической функции

Для минимизации функций используем карты Карно, из-за их простоты и наглядности. Построим для каждой функции свою карту.

Таблица 2 – Карта Карно для функции Y₀

Таблица 3 – Карта Карно для функции Y₁

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Таблица 4 – Карта Карно для функции Y₂

Таблица 5 – Карта Карно для функции Y₃

1.2.3 Преобразование функции в минимальный базис И-НЕ

Реализуем, согласно технического задания, в базисе И-НЕ функции Y₀- Y₄. Для этого применив закон де Моргана, получим:

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

1.3 Моделирование работы КЦА в среде

Electronics Workbench

Выполним моделирование синтнезировнных уравнений КЦА в среде Electronics Workbench. Схемная реализация функций Y₀,Y₁, Y₂, Y₃ от пяти переменных Х₀, Х₁, Х₂, Х₃, Х₄ в базисе И-НЕ представлена на рисунке 3, а графики работы КЦА на рисунке 4.

Рисунок 3 – Схемная реализация комбинационного устройства в базисе И-НЕ

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Рисунок 4 – График работы устройства КЦА для функции Y₀- Y₃

Схема электрическая функциональная комбинационного устройства на логических элементах в базисе И-НЕ представлена на чертеже КП 2-400202.023.103 Э2, а диаграммы работы КЦА представлены на чертеже КП 2-400202.023.303.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

1.4 Подбор микросхем для реализации схемы

устройства

Полученное комбинационное устройство реализуем на базе микросхем ТТЛ логики, так как эти микросхемы так как эти микросхемы являются распространёнными микросхемами которые используются в качестве элементной базы ЭВС. Подберем интегральные микросхемы К155 для реализации комбинационного устройства. В данном устройстве используется 27 элементов 2И-НЕ, 15 элементов 4И-НЕ, 1 элемент 3И-НЕ. Для реализации элементов 2И-НЕ возьмем микросхему К155ЛА8. Данная микросхема имеет 4 элемента 2И-НЕ. Для элементов 4И-НЕ возьмем микросхему К155ЛА1, микросхема имеет 2 элемента 4И-НЕ. Для элемента 3И-НЕ возьмем микросхему К155ЛА1, микросхема имеет 2 элемента 4И-НЕ, на свободный вывод подадим сигнал по закону туфталогии.

УГО выбранных ИМС представлено на рисунке 5, основные параметры выбранных микросхем указаны в таблице 6[Л…].

Рисунок 5 – Условное графическое обозначение микросхем К155ЛА8, К155ЛА1

Таблица 6 – Основные параметры микросхем К155ЛА1, К155ЛА8

Микросхема	Uпот, В	I^1пот, мА	I^0пот, мА	U^0вых, В не более	U^1вых, В не менее	t^0,1зд р, нс	t^1,0зд р, нс	f, Гц не более
К155ЛА1	5±10%			0.4	2.4
К155ЛА8	5±10%			0.4	2.4

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Определим основные параметры спроектированого устройства КЦА функций Y₀,Y₁, Y₂, Y₃ от пяти переменных Х₀, Х₁, Х₂, Х₃, Х₄ в базисе И-НЕ для выбранных микросхем.

Расчёт потребляемой мощности выполняем по формуле, [Л….] (1):

,(мВт) (1)

где N _i – количество элементов схемы, шт

,(мВт) (2)

где U_пот – напряжение питания микросхемы, В

- уровень логического нуля, мА

- уровень логической единицы, мА

Выполним расчет КЦА для выбранных микросхем.

(мВт)

(мВт)

(мВт)

Время задержки сигнала определим по формуле, [Л….] (3):

, нс (3)

где k – число включенных каскадов.

,нс (4)

где - время переключения с 0 на 1,

- время переключения с 1 на 0.

Выполним расчет времени задержки КЦА для выбранных микросхем.

(нс) (нс)

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Так как, КЦА состоит из шести каскадов, то время задержки переключений составит

(нс)

Основные характеристики спроектированного устройства КЦА в базисе И-НЕ для заданных функций Y₀,Y₁, Y₂, Y₃составили:

U_пит = 5В ± 10%.

U_0вых= 0,4 В.

U_1вых = 2,4 В.

Р_{пот КЦА}=790 Вт

t_{зад КЦА}=172.5 нс

Схема электрическая принципиальная комбинационного устройства на выбранных микросхемах К155ЛА1 и К155ЛА3 представлена на чертеже КП 2-400202.023.203 Э3.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.023.003 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

2 Проектирование устройства с памятью

2.1Теоретическое обоснование построения

устройства с памятью

Дать описание задачи синтеза устройства с памятью, этапы синтеза и особенности построения схем счетчика или регистра сдвига(для генератора кодов), построение схемы устройства управления с использованием регистра памяти на триггерах по заданным условиям работы и при заданном базисе элементов.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

2.2 Синтез устройства с памятью

Согласно заданию в качестве устройства с памятью нам необходимо выполнить синтез синхронного суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ с записью в счётчик и выдачей результатов по сигналам управления через регистр памяти на JK – триггерах.

Запишем таблицу состояний счетчика с учетом недвоичного кода, доопределяя состояния наборов согласно кодировки – таблица 7. В правой части таблицы 7 приведены значения входных сигналов четырех триггеров.. Для поиска значений каждого разряда проанализируем переходы суммирующего счётчика с К_сч = 12 в коде «5-2-2-1», а затем с помощью таблицы переходов для JK и D - триггеров определим соответствующие значения сигналов на входах JK и D-триггеров соответствующих разрядов (таблица 8). Согласно заданию для первого и третьего разряда используется JK –триггер, для второго и четвёртого D – триггер

Таблица 7 – Таблица состояний синхронного суммирующего счётчика

№ наборов №

8-4-2-1

Предыдущие состояния

Последующие состояния

Сигналы на всех входах триггеров

D4

J3

K3

D2

J1

K1

Q4

Q3

Q2

Q1

Q^*4

Q^*3

Q^*2

Q^*1

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Таблица 8 - Таблица переходов для JK и D-триггеров

Q1→Q^*1	J	K	D
0→0		x
0→1		x
1→0	x
1→1	x

Приведем карты Карно для логических функций, которым должны соответствовать сигналы, присутствующие на управляющих входах триггеров.

Минимизируем функции переходов триггера с помощью карт Карно, доопределяя состояния, согласно правилам минимизации.

Таблица 9 – Карта Карно для функции

Таблица 10 – Карта Карно для функции

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Таблица 11 – Карта Карно для функции

Таблица 12 – Карта Карно для функции

Таблица 13 – Карта Карно для функции

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Таблица 15 – Карта Карно для функции

Согласно построенным таблицам (9–15) запишем выражения для входов всех триггеров счетчика:

Согласно условию на построение устройство с памятью переведём все уравнения в базис ИЛИ-НЕ

По условию необходимо ввести сигналы управления, обеспечивающие запись в счётчик и выдачу результатов по сигналу управления через регистр памяти на JK – триггерах.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Для схемы будем использовать два управляющих сигнала Y₁ для записи, Y₂ для выдачи информации.

Запись по сигналу управления Y₁= 1 - информация записывается в счётчик

Выдача информации по сигналу управления Y₂:

Y₂=0 – выдача информации в прямом виде (Q_i)

Y₂=1 – выдача информации в обратном виде (Q_i)

Уравнение для сигнала Y₂ в базисе ИЛИ - НЕ будет иметь следующий вид

2.3 Моделирование устройства с памятью

Схемная реализация суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ представлена на рисунке хх, а,а временные диаграммы его работы без сигналов управления на рисунке хх.

Рисунок 16– Схемная реализация суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ без управляющих сигналов

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Рисунок 17– Временные диаграммы работы суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ без управляющих сигналов

Схемная реализация суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ с управляющими сигналами и регистром памяти на JK – триггерах представлена на рисунке хх, а временные диаграммы его работы с сигналами управления на рисунке хх.

Рисунок 18– Временные диаграммы работы суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ с управляющими сигналами Y₁,Y₂.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Рисунок хх – Схемная реализация суммирующего счётчика с К_сч = 12 в коде «5-2-2-1» на JDJD – триггерах и элементах ИЛИ – НЕ с управляющими сигналами Y₁,Y₂.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

2.4 Выбор элементной базы

Подберем интегральные микросхемы …. для реализации комбинационного устройства. В данном устройстве используются …..элемента …., …элемента ….., …. элемента …., ХХ-триггера. Для реализации Х элементов …… возьмем Х микросхему ХХХХХХХХ, для Хэлементов ХХХ микросхему ХХХХХ, для Х элементов ХХХХХ микросхему ХХХХХХ, для ХХХ-триггеров используем Хмикросхемы ХХХХ[Л4].Основные параметры выбраных микросхем представлены в таблицах ХХ-ХХ, УГО выбраных ИМС указано на рисунке ХХ.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.018.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.013.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.013.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Таблица ХХ -Основные параметры микросхем логикиХХХХХХХ

Микросхема	Uпот, В	I^1пот, мА	I^0пот, мА	U^0вых, В не более	U^1вых, В не менее	t^0,1зд р нс	t^1,0зд р нс	f, Гц не более

Таблица ХХ-Основные параметры триггера

Микро-схема	Uп.п., В	Iпот, мА не более	I^0вх, мА не более	U^0вых, В не более	I^1вх, мА не более	U^1вых, В не менее	t^0,1зд р, нс не более	t^1,0зд р, нс не более	Краз

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.013.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

К555ЛИ1 К555ЛИ3 К555ЛЕ4

К555ТВ6

Рисунок ХХ – Условное графическое обозначение микросхем

Определим основные параметры спроектированого устройства …….. в базисе ИЛИ-НЕ(И-НЕ) для выбранных микросхем.

Расчет своей схемы аналогично п.1.4.

Принципиальная схема спроектированного устройства с памятью ….. свое название …… представлена на чертеже КП 2-400202.0ХХ.4ХХ Э3, а диаграммы работы устройства с памятью на чертеже КП 2-400202.0ХХ.5ХХ.

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.013.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Подп. и дата

Инв. № дубл.

Взаим.Инв.№

Подп. и дата

Инв. № подп.

КП 2-400202.013.000 ПЗ

Лист

Изм

Лист

№ докум.

Подп.

Дата

Дата добавления: 2015-08-29