Московский инжнерно-физический институт

МОСКОВСКИЙ ИНЖНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ

(государственный университет)

Факультет «Информационная безопасность»

(Утверждаю)

Декан факультета:

_______________(Малюк А.А.)

(__)___________2009 г.

УЧЕБНАЯ ПРОГРАММА

дисциплины «Аппаратные средства вычислительной техники»

для специальности 090104 — «Комплексная защита объектов информатизации»

Объём дисциплины: 130 часов.

Кафедра-исполнитель: Кафедра № 42: «Криптология и дискретная математика».

Автор – составитель: ст. преп. Лаврентьев Н.П.

Дисциплина читается: для группы В5-43.

Составлена: в соответствии с Государственными требованиями к минимуму содержания

и уровню подготовки выпускников по специальности: 090104 –

«Комплексная защита объектов информатизации».

Программа дисциплины рассмотрена и утверждена:

- на Совете факультета (__) __________2009 г.

Аннотация:

Дисциплина «Аппаратные средства вычислительной техники» посвящена изучению схемотехнических, информационных, логических и арифметических основ, функциональной и структурной организации, принципов построения, а также физических и технологических аспектов реализации на основе современной элементной базы и микропроцессорной техники всего спектра средств вычислительной техники, как краеугольного камня фундамента современных информационных технологий.

Учебная_задача:_в_результате_изучения_дисциплины_студенты_должны:

«Иметь представление»

· об основных тенденциях и закономерностях развития современных аппаратных

средств вычислительной техники (АСВТ) как на основе традиционной элементной базы, принципах и технологиях, так и на основе альтернативных, интенсивно исследуемых и развиваемых.

«Знать»

· историю развития вычислительной техники (ВТ);

· схемотехнические, информационные, логические и арифметические основы современных электронных вычислительных машин (ЭВМ);

· функциональную и структурную организацию аппаратных средств ВТ, её элементов и узлов.

· элементную базу микропроцессорной техники и микропроцессоров (МП)- основу современных аппаратных средств ВТ и технологические проблемы её развития;

· исторические и современные классификации, возможности и характеристики

различных типов ЭВМ и вычислительных систем (ВС) на их основе;

· принципы построения и архитектуры современных ВС;

«Уметь»

· производить оценку и анализ характеристик, выбирать компоненты и узлы, выполнять сборку и диагностику, инсталлировать и эксплуатировать современные аппаратные средства вычислительной техники.

· самостоятельно разбираться в новых аппаратных средствах вычислительной техники и успешно в короткие сроки их осваивать.

· формировать комплекс требований к аппаратным средствам вычислительной техники при разработке и проектировании различных информационных систем.

«Владеть»

· навыками грамотного выбора, по заданным критериям, и сопровождения современных аппаратных средств вычислительной техники при разработке и эксплуатации различных информационных систем.

СОДЕРЖАНИЕ ДИСЦИПЛИНЫ

Раздел первый. ЛОГИЧЕСКИЕ И СХЕМОТЕХНИЧЕСКИЕ ОСНОВЫ АСВТ.

1. Элементная база, элементы и узлы ЭВМ:

1.1. Элементы и узлы обмена информацией в ЭВМ: линии передачи цифровых (логических) сигналов, их классификация по основным характеристикам и применению:

модель несимметричной проводной линии передачи и меры повышения её помехозащищённости: обеспечение режима бегущей волны, правильное задание пассивных и активных логических уровней, увеличение размаха полезного сигнала, применение триггера Шмидта в качестве приёмника, уменьшение сопротивления общего провода, разделение общего провода на сигнальный и защитный, экранирование;

модель симметричной проводной линии передачи и меры повышения её помехозащищённости (те же что и для несимметричной но, дополнительно): гальваническая развязка, применение витой пары, экранирование отдельных витых пар в общем экранированном кабеле;

шины, как совокупность линий параллельной передачи электрических цифровых (логических) сигналов, их классификация и применение в вычислительной технике;

шины, как разделяемый ресурс: проблема их совместного использования устройствами в ЭВМ методом буферизации шин, понятие аппаратного интерфейса; интерфейсные буферные элементы шин: буферные выходные каскады ТТЛ(Ш) и КМОП логических элементов с тремя состояниями выхода и с открытым коллектором (ОК)(открытым стоком (ОС)), работа линий передачи и шин на их основе, проблема гонки на фронтах и меры по её преодолению, понятие нагрузочной способности и коэффициента разветвления для буферного выходного каскада; буферные шинные формирователи; регистры с выходом на шину;

проблема преобразования уровней электрических цифровых (логических) сигналов при сопряжении элементов и узлов ЭВМ с различными напряжениями питания для обмена данными, преобразователи уровня;

оптические и радиоволновые линии передачи цифровых (логических) сигналов и области их применения в вычислительной технике;

1.2 Элементы и узлы обработки и хранения информации в ЭВМ: простейшие модели и система параметров логических элементов; ТТЛ(Ш), КМОП логические вентили N И-НЕ, N ИЛИ-НЕ; логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ;

элементы и узлы комбинационного типа: шифраторы и дешифраторы, мультиплексоры и демультиплексоры, полусумматоры и полные сумматоры, цифровые компараторы, арифметико-логические устройства (АЛУ) и выполнение арифметических и побитных логических операций на их основе;

элементы и узлы последовательностного типа (автоматы с памятью): триггеры и их классификация, регистры, регистровые файлы и их классификация, двоичные и двоично-кодированные счетчики по произвольному модулю и их классификация;

множительные и множительно-суммирующие устройства;

узлы формирования тактовых частот и сигналов синхронизации в ЭВМ: формирователи тактовых частот детерминированного типа, делители частоты, умножители частоты, формирователи синхронной сетки тактовых частот управляемого типа (синтезаторы частот на основе фазовой автоподстройки частоты);

запоминающие устройства ЭВМ: важнейшие параметры и классификация запоминающих устройств (ЗУ), статические полупроводниковые ЗУ, динамические полупроводниковые ЗУ, структуры полупроводниковых адресных ЗУ с произвольной выборкой (структуры 2D, 3D, 2DM) и их временные диаграммы работы, структурные методы повышения быстродействия адресных ЗУ (расслоение памяти, преобразование размерности данных), программируемые постоянные адресные ЗУ, перепрограммируемые постоянные адресные ЗУ, применение программируемых ЗУ для решения задач обработки информации в ВТ (воспроизведение функциональных зависимостей и арифметических операций, табличные АЛУ, конечные автоматы, блоки микропрограммного управления (БМУ)), структуры полупроводниковых ЗУ с последовательной выборкой (FIFO, LIFO, файловые, циклические), структуры ассоциативных полупроводниковых ЗУ (КЭШ память), внешние ЗУ (на магнитных носителях, на оптических носителях, на магнитооптических носителях, на энергонезависимых полупроводниковых ЗУ).

.

Раздел второй. ИФОРМАЦИОННО-ЛОГИЧЕСКИЕ И АРИФМЕТИЧЕСКИЕ

ОСНОВЫ ВТ.

2.1.Системы счисления: непозиционные и позиционные системы счисления; база и основание системы счисления; системы счисления применяемые в современной вы-числительной технике: двоично-кодированные двоичная, восьмеричная, шестнадцатеричная и десятичная системы; перевод чисел из одной позиционной системы счисления в другую.

2.2. Формы представления данных и кодирование информации в ВТ: проблема формализации представления информации в вычислительной технике; двойственный характер понятия типа данных:

объектно-ориентированное понятие типа данных: принцип единого кодирования разнотипных данных двоичным кодом; понятие разрядной сетки и кодовой таблицы; бит, битовое поле, операнд, команда, файл; стандартные системы кодирования текстовых данных (ANSI; ASCII; ГОСТ: КОИ-7, КОИ-8, КОИ-8р; ISO; UNICODE); системы кодирования графических и мультимедийных данных, проблема устранения малоинформативной избыточности в таких данных, сжатие данных без потерь и с потерями информации, системы кодирования сжатых данных; кодирование данных для последовательной передачи (битовая последовательность) в форме цифрового пакета; методы избыточного кодирования для обнаружения, коррекции ошибок в данных;

типы данных с точки зрения размера разрядной сетки: байт, слово, двойное слово, учетверённое слово, 128-битный упакованный тип, неупакованный двоично-десятичный тип, упакованный двоично-десятичный тип;

понятие машинного языка, машинная команда, формат команд и данных, типы команд и данных, стандартные форматы представления команд и данных;

представление чисел: в естественной форме (с фиксированной точкой), прямой, обратный, дополнительный до 2-х код чисел со знаком, диапазон представления чисел в заданной разрядной сетке; в нормальной форме (с плавающей точкой), мантисса и порядок числа со знаком, нормализация числа, диапазон представления чисел в форме с плавающей точкой в заданной разрядной сетке.

2.3. Выполнение арифметических операций: сложения, вычитания, умножения, деления над положительными двоичными числами в прямом коде в форме с фиксированной точкой в заданной разрядной сетке; ошибка округления, машинный нуль; переполнение разрядной сетки, проблема масштабирования исходных данных; минимизация ошибки округления в цепочке арифметических операций; арифметика одинарной и

двойной точности;

арифметические операции над двоичными числами со знаком в обратном и дополнительном до 2-х коде, взаимное преобразование двоичного числа в различных формах кодирования; применение модифицированного дополнительного до 2-х кода;

арифметические операции над двоично-десятичными числами;

особенности арифметических операций над двоичными числами со знаком в форме с плавающей точкой;

схемотехническая реализация структур АЛУ, реализующая арифметические и побитные логические операции над двоичными операндами.

Раздел третий. ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ЭВМ.

3.1. Исторические этапы развития средств ВТ: развитие конструктивно-технологической базы средств ВТ, поколения ЭВМ; зарождение и разработка структуры ЭВМ, создание средств и методов программирования, формирование и становление архитектуры ЭВМ, понятие архитектуры, идеи Дж. фон Неймана (принцип единого кодирования команд программ и данных, хранение их в общем ЗУ с линейной структурой адресации запоминающих ячеек и с произвольным доступом к ним, автоматическое исполнение программ после их запуска человеком); минимально необходимый состав аппаратных средств: АЛУ, устройство управления(УУ), оперативное ЗУ(ОЗУ), устройства ввода-вывода(УВВ), внешние ЗУ(ВЗУ);

архитектура ЭВМ неймановского типа (принстонская архитектура) и её развитие в исторической ретроспективе от ЭВМ, работающих в однопрограммном однопользовательском режиме, позже в пакетном режиме, затем в режиме мультипрограммирования, к ВС с разделением времени и ВС реального времени (АЛУ и УУ объединяют в новое устройство: центральный процессор (ЦП), в котором реализован принцип микропрограммного управления и разделены функции обработки данных между спецпроцессорами для: операций с фиксированной точкой, с плавающей точкой, действий с удвоенной точностью и обработки символьной информации переменной длины, включая десятичную арифметику; появление сложной иерархической структуры ЗУ: сверхоперативное ЗУ (регистровая память в ЦП), КЭШ (cache-англ.- тайник - быстродействующий, дублирующий часть ОЗУ, фрагмент адресуемой памяти), ОЗУ, различные внешние (т.е. не находящихся в адресном пространстве ЦП) ЗУ на магнитных носителях большой ёмкости со средними скоростями доступа (сменные и несменяемые магнитные диски, барабаны, ленты), внешние ЗУ на бумажных носителях (перфоленты, перфокарты), подключаемые через медленные УВВ; реализация концепции виртуальной (т.е. физически разнородной, но однородной с точки зрения пользователя) памяти, что требует различных программно-аппаратных средств и методов формирования адресов доступа к данным для такой сложной структуры многоуровневой системы памяти, что, в свою очередь, требует разными методами защищать зоны памяти, отведённые под разные задачи и обеспечивать перемещаемость данных и программ; в составе аппаратных средств появились часы реального времени, таймеры к которым привязаны процессы в ВС; произошло расширение номенклатуры УВВ и интерфейсов взаимодействия их с ЦП, совмещение работы ЦП и УВВ, обособление управления УВВ, что потребовало применения защиты памяти и организации системы прерываний (необходимость прерывания программ исполняемых ЦП может быть вызвана внешними и внутренними причинами: это требование ввода-вывода данных в режиме реального времени от УВВ, либо получение недопустимого результата в процессе работы ЦП); таким образом система прерываний должна обеспечить: определение причины прерывания, затем, на основе определённой шкалы приоритета (уровня) прерывания, либо защиту от прерывания и продолжение выполнения текущей программы, либо определение метода перехода к программе обработки прерывания, сохранение данных прерванной программы и состояния (т.н. контекста) процессора, её выполнение и, затем, возврат к выполнению прерванной программы;

архитектура ЭВМ гарвардского типа, её достоинства и недостатки в сравнении с принстонской архитектурой ЭВМ; область применения ЭВМ с гарвардской архитектурой.

3.2. Структура центрального процессора: определение процессора (устройство обработки информации и управления ВС);

структура простейшего однопрограммного (однозадачного) процессора, минимальный набор необходимых компонентов: внутренняя общая шина данных, АЛУ, регистры входных операндов, регистр-аккумулятор, регистр состояния (признаков условий выполненных операций), регистр-счётчик команд (регистр адреса следующей команды/операнда), регистр команд, блок (микропрограммного) управления (в двух вариантах его исполнения: с жёсткой логикой или на базе постоянного либо постоянного перепрограммируемого ЗУ), однонаправленный буферный шинный формирователь внешней шины адреса, двунаправленный буферный шинный формирователь шины данных, шина входных сигналов управления ЦП, шина выходных сигналов управления УВВ, внутренняя шина управления;

функционирование простейшего процессора: начальная инициализация (сброс) и состояние всех устройств процессора после инициализации, формирование и выдача на шину адреса первой команды, приём кода первой команды по шине данных и запись его в регистр команд, процесс выполнения первой команды блоком (микропрограммного) управления, (реализация принципа автоматического выполнения программы обработки данных, последовательно-параллельная логика работы компонентов процессора), понятие такта микрооперации и машинного цикла, необходимое число машинных циклов и тактов для выполнения команды, структура и исполнение микропрограммы при выполнении команды, завершение выполнения первой команды и переход к выполнению следующей и т.д., переходы выполнения программы по условиям (на основе анализа содержимого регистра состояния), переход процессора в состояние ОЖИДАНИЕ, завершение выполнения программы, переход процессора в состояние ОСТАНОВ;

структура современного процессора и его функциональные возможности (работа с контроллером прямого доступа к памяти (ПДП) на одной системной магистрали, поддержка многозадачности, работа в реальном масштабе времени, работа в составе многопроцессорной системы, т.е. эффективное управление распределением ресурсов ВС: иерархической системой памяти (динамическое размещение программ, динамическая трансляция адресов в процессе реализации режима виртуальной памяти, защищающие системы адресации команд и данных в исполняемых программах); разделение времени между устройствами, требующими обслуживания, и исполняемыми программами (многоуровневая система обработки внешних асинхронных аппаратных и внутренних синхронных программных прерываний и исключений); распределение УВВ между исполняемыми программами) требует иметь в своём составе ещё, как минимум: регистры хранения дополнительных, кроме смещения, компонентов вычисляемого физического адреса (базы, индекса, сегмента, страницы); регистр-счетчик (реверсивный)-указатель на вершину стека; определение стека, его физическая реализация: моделируемый в ОЗУ (дополнительно требуется иметь регистр-селектор сегмента стека для многозадачной ВС); специальный блок регистров-стек в составе ЦП; все регистры ЦП, хранящие контекст прерываемой программы, выполнены как стек (самый быстродействующий вариант); система управления ЦП дополнительно имеет вход внешнего управляющего сигнала ЗАХВАТ, активизация которого вводит процессор в режим ОСТАНОВ на всё время его действия, а выходы шин адреса, данных и управления записью/чтением переводятся в оключённый режим, ЦП при этом активизирует выходной сигнал ПОТВЕЖДЕНИЕ ЗАХВАТА и после этого внешнее устройство может принять управление ВС на себя;

система команд процессора, процессоры CISC (Complete Instruction Set Computer-англ.- компьютер со сложным набором инструкций), RISC (Reduced Instruction SET Computer- англ.- компьютер с простым набором инструкций) и MISC (Multipasses Instruction Set Computer) архитектуры; классификация команд, формат машинных команд.

3.2. Организация и структура памяти:.

3.3. Системы прерывания:.

3.4. Системная магистраль, управление системной магистралью:.

3.5. Системы ввода-вывода:.

3.6. Подключение дополнительных и интерфейсных схем:.

Раздел четвёртый. МИКРОПРОЦЕССОРНАЯ ТЕХНИКА.

4.1 История развития микропроцессорной техники: понятие микропроцессора (МП), история появления первого микропроцессора i4004 фирмы Intel в ноябре 1971г., виды технологии производства микропроцессоров в исторической ретроспективе (от: р-МОП, 10 мкм.; n-МОП, 6-мкм.; ТТЛ(Ш), 3-мкм.; ЭСЛ, 3-мкм.; И2Л, 1.5-мкм.; КМОП, 1.5 мкм.; к: КМОП, 0.18 мкм.; БИКМОП, 0.13 мкм., 0.09 мкм.; на основе технологии SOI с металлизацией медью), поколения МП (семь поколений у компании Intel, восемь у AMD, например) и их основные характеристики; обобщённая структура МП: гарвардской архитектуры, принстонской архитектуры, микропроцессорные наборы.

4.2. Современное состояние микропроцессорной техники: классификации микропроцессоров: по системе команд (RISC, CISC, MISC) ядра, архитектуре (VLIW, векторные, скалярные (конвеерные), суперскалярные, мультискалярные, векторно-конвеерные); по проблемной ориентации (универсальные, микроконтроллеры (однокристальные микроЭВМ), сигнальные и медийные, транспьютеры, нейропроцессоры); основные промышленные линии микропроцессоров: универсальные микропроцессоры: с архитектурой x86 (Intel, AMD,VIA,Cyrix), с архитектурой SPARC (Sun Microsystems), с архитектурой POWER (IBM) и POWER PC (IBM, Apple, Motorola), с архитектурой Alpha (DEC), с архитектурой PA-RISC (Hewlett-Packard), с архитектурой MIPS (MIPS,SGI), микропроцессор G5 (IBM) с CISC системой команд, совместимой с S/360, S/370, ESA/390, российский микропроцессор E2k с архитектурой EPIC (ЗАО «МЦСТ»); перспективные МП.

Раздел пятый. ПЭВМ, РАБОЧИЕ СТАНЦИИ И СЕРВЕРЫ.

5.1. Архитектура персональных ЭВМ: неймановского типа на основе одного процессора с CISC системой команд соответствует низкому значению отношения стоимость/производительность, высокой масштабируемости, совместимости и перемещаемости ПО, имеют дружественные пользовательские интерфейсы, проблемно-ориентированные среды и инструментальные средства для автоматизации разработки прикладных программ; исторически появились при появлении БИС и СБИС; структура аппаратных средств эволюционировала от систем на основе одной системной магистрали (ISA, EISA, MCA, и т.д.) к системам с иерархической структурой системных магистралей (LPC, PCI, 3GIO, и т.д.), локальных шин высокой пропускной способностью, как-то: VLB, FCB, AGP, и т.д.; иерархической структурой интерфейсов ввода/вывода, со структурированым набором БИС и СБИС системной логики (т.н. chipset) от модульной структуры чипсета к т.н. хабовой (HUB).

5.2. Архитектура рабочих станций: исторически возникли как высокопроизводительные настольные 32-разрядные миникомпьютеры на базе микропроцессоров RISCархитектуры, ориентированные на профессионального пользователя, имеют проблемно-ориентированный состав программно-аппаратных средств; в настоящее время происходит сближение с ПЭВМ: появились персональные рабочие станции в распределённой системе обработки информации типа клиент-сервер, широко применяются X-терминалы (бездисковые рабочие станции, UNIX-рабочие станции).

5.3. Архитектура серверов: серверы - основа систем распределённой обработки информации (это распределённые базы данных (БД), коммерческие и бизнес-системы, обработка транзакций, и т.д.); тип сервера определяется видом обслуживаемого ресурса: файл-сервер, сервер БД, принт-сервер, вычислительный сервер, сервер приложений, и т.д.; серверы классифицируются также и по масштабу обслуживаемой сети: сервер рабочей группы, сервер отдела, сервер масштаба предприятия (корпоративный), суперсервер региона (домена, портала); архитектура должна обеспечивать следующие требования: высокая производительность, надёжность и отказоустойчивость, особенно дисковой подсистемы памяти (применение RAID дисковых массивов), применение систем архивирования и резервного копирования; быстродействующую сетевую подсистему ввода/вывода для обслуживания (обработка и/или перенаправление) транзакций;

5.4. Периферийные устройства: классификация периферийных устройств (ПУ) в зависимости от выполняемых функций и проблемной ориентации в ВС: основные (без них ЭВМ не будет функционировать) или системныеПУ, и дополнительные (расширяют возможности и улучшают технические характеристики ЭВМ), номенклатурный состав которых набирается из следующих пяти классов устройств:

· внешние ЗУ (ВЗУ): на магнитных носителях (HDD, FDD, магнитооптические диски, стримеры (НМЛ) ленточные, кассетные, картриджные, на цилиндрических магнитных доменах (ЦМД)); на оптических дисках (CDD, CD-ROM, CD-R, CD-R/W, DVD, DVD-R, DVD-R/W); полупроводниковые ВЗУ;

· устройства для связи с пользователем, интерактивного взаимодействия ЭВМ – пользователь, мультимедийные устройства;

· устройства связи с другими ЭВМ: коммуникационные порты (COM ports), моде-

мы, адаптеры локальных вычислительных сетей (ЛВС) и т.п.;

· устройства связи с объектами управления: контроллеры сбора информации об объекте управления, контроллеры выдачи управляющих воздействий;

· устройства межсистемной связи: контроллеры выхода на унифицированные интерфейсы периферийного оборудования приборов и средств автоматизации (IEEE-488, CAMAC, SCSI, EuroBus, ВЕКТОР, РЯБИНА, и т.д.).

Раздел шестой. УНИВЕРСАЛЬНЫЕ И СПЕЦИАЛИЗИРОВАННЫЕ ЭВМ ВЫСОКОЙ

ПРОИЗВОДИТЕЛЬНОСТИ.

6.1. История развития высокопроизводительных ЭВМ: классификация структур ВС М.Дж.Флинна (1966г.); примеры реализации высокопроизводительных ЭВМ в исторической ретроспективе; развитие и уточнения классификации Флинна К.Вангом и Ф.Бриггсом и др..

6.2. Архитектуры универсальных параллельных ВС: основные составляющие параллельной ВС: процессоры, коммуникационная среда, иерархическая память, ПО параллельной обработки информации, ПО управляющее эффективной загрузкой процессоров; проблема масштабируемости и производительности параллельной ВС, закон Амдала и его следствие; современные суперкомпьютеры, состояние и перспективы их развития: векторно-конвеерные однопроцессорные (SIND) суперЭВМ, многопроцессорные (MIMD) SMP-серверы с общей памятью на базе RISC микропроцессоров, массивно-параллельные (MPP) с распределённой памятью суперЭВМ, гомогенные и гетерогенные кластеры, оценки производительности; проект Гибридно-Технологической Многопоточной Архитектуры (HTMT) с терафлопной производительностью.

6.3 Проблемно-ориентированные (специализированные) высокопроизводительные ЭВМ и комплексы: специализация, как средство достижения высокой (в том числе и технико-экономической) эффективности обработки информации за счёт оптимального согласования структуры минимально требуемого состава вычислительных средств и реализуемых ими алгоритмов и функций; классификации специализированных высокопроизводительных ЭВМ и комплексов по предметным областям применения и уровню требований (работа в реальном масштабе времени, надежность и т.п.), по функциональной ориентации, по характеру наиболее массовых операций при решении информационных задач (вычислительные операции над данными с плавающей точкой, либо с фиксированной точкой, либо логические операции: оперативная обработка транзакций, поиск по базе данных, поддержка принятия решений в системах управления и экспертных системах); архитектура специализированных вычислительных комплексов: архитектура комплексов, ориентированных на программное обеспечение

(концепция «открытых систем»: архитектурно-независимая спецификация программ (ANDF) компании X/Open; Java – технология компании Sun Microsystems с элементами объектно-ориентированной технологии); определение термина «объектно-ориентированный» применительно к архитектуре специализированных вычислительных комплексов, историческая ретроспектива их появления и развития (IBM(System/38), Intel(iAPX432), Xerox(Dorado),”Smalltalk On A RISC”(SOAR), “Swoord-32”, “Rekursiv”); машины баз данных, требования к аппаратным средствам (внешним дисковым распараллеленным подсистемам памяти), классическая классификация архитектур параллельных машин баз данных М.Стоунбрейкера (1988г.): одноуровневые архитектуры разделения ресурсов памяти (SE,SD и SN), развитие классификации архитектур Стоунбрейкера А.Бхайдом (1988г.) до двухуровневой иерархической кластерной структуры CE (SE кластеры, объединёные в SN систему), проект трёхуровневой иерархической архитектуры СУБД “ОМЕГА” на базе российской суперЭВМ МВС-100/1000.

РЕКОМЕНДУЕМОЕ РАСПРЕДЕЛЕНИЕ УЧЕБНОГО ВРЕМЕНИ

Объем дисциплины в часах: Из них: Лекции Семинарские занятия Лабораторный практикум Самостоятельная работа _______ Экзамен

-- -- ------ --

130 часов 30 часов 16 часов 30 часов 48 часов ________ 6 часов

ЛИТЕРАТУРА

Основная:

1 *	681.3 Г46	Гивоне Д., Россер Р. Микропроцессоры и микрокомпьютеры. Вводный курс. -М.: МИР,1983г.-392с.
2 *	004.318 К67	Корнеев В.В., Киселеёв А.В. Современные микропроцессоры. 2-е изд. – М.: НОЛИДЖ, 2000г. –320с.
3 *	681.326(03) Г93	Гук М. Аппаратные интерфейсы ПК. Энциклопедия.-СПб.: Питер, 2003г. -528с.:ил.
4 *	681.3(03) Г93	Гук М., Аппаратные средства IBM РС. Энциклопедия. 3-е изд.-СПб.: Питер, 2006г. –1072с.:ил.
5 *	681.3.07 М98	Мюллер С. Модернизация и ремонт ПК, 18-е изд.-М.: Издательский дом “Вильямс”, 2009г.–1280с.

*) Книга находится в читальном зале

Дополнительная:

1 *	681.3.06	Угрюмов Е.П. Цифровая схемотехника. -СПб.: БХВ-Санкт-Петербург, 2000г.-528с.
2 *	004.7(075.8) П99	Пятибратов А.П., Гудыно Л.П., Кириченко А.А. Вычислительные системы, сети и телекоммуникации: Учебник. 2-е изд. –М.: Финансы и статистика, 2001г.-512 с.
3 *	681.3(03) Р83	Рудомётов Е., Рудомётов В. Материнские платы и чипсеты. 2-е изд. -СПб.: Питер, 2001г. –352с.
4 *	004.421.2 К67	Корнеев В. В. Параллельные вычислительные системы.-М.: «НОЛИДЖ», 1999г.–320с.
5 *	ISBH 5- 93650-019-5	Мураховский В.И., Евсеев Г.А. Железо персонального компьютера. Практическое руководство.-М.: «ДЕСС КОМ», 2001г.-656с.
6 *	ISBH 5- 94387-053-9	Дмитриев П.А., Финкова М.А. Настройки BIOS.– СПб.: Наука и Техника, 2004г. –288с.
7 *	681.3 К63	Калабеков Б.А. Цифровые устройства и микропроцессорные системы. -М.: Радио и связь, 1999г.

*) Книга находится в читальном зале

Дата добавления: 2015-08-28