Элементы на МОП- транзисторах с одним типом проводимости

Принципиальная схема универсального логического элемента представлена на рис. 2.27.

Эта схема пригодна для МОП - транзисторов с любым типом проводимости.

Особенности схемы:

1) амплитуда логического сигнала равна амплитуде питающего напряжения,

2) наличие только непосредственных связей между элементами,

3) роль нагрузочных сопротивлений выполняют также МОП – транзисторы, находящиеся в определенном линейном режиме.

Рис.2.27. Принципиальная схема базового логического элемента

Рассмотрим более подробно принципиальную схему ЛЭ.

Транзисторы Т₁,Т₂,Т₃ являются входными инверторами, включенными на общую нагрузку. Т₄ - нагрузочное сопротивление.

Т₅ выполняет роль внутреннего инвертора с нагрузочным сопротивлением Т₆.

На Т₇, Т₈ построен выходной парафазный усилитель, обеспечивающий увеличение нагрузочной способности элемента.

Рассмотрим принцип действия этого ЛЭ, предположив, что он собран на транзисторах типа n–МОП. Для анализа схем используется положительная логика. Uп > 0 – напряжение питания.

Uв = Uп: =1

Uн = 0В: = 0.

Проанализируем работу ЛЭ при поступлении на его входы различных комбинаций сигналов в соответствии с табл. 2.12. При этом будем иметь в виду, что, если Uп >Uз, где Uз- напряжение на ОП, то транзистор открыт. В противном случае транзистор закрыт.

Таблица 2.12

X1	X2	X3	F

Х₁ = Х₂ = Х₃ =0, при этом транзисторы Т₁,Т₂, Т₃ закрыты. Следовательно, через Т₄ токне протекает и на общем нагрузочном сопротивлении будет напряжение Uв=Uп, следовательно, Т₇ открыт и на выходе будет также уровень Uв, т.е. F=1.

Х₁: = 1: = Uв = Uп, X₂ = 0 = 0В, X₃ = 0 =0В, Т₁ открыт, Т₂, Т₃ закрыты. Следовательно, через Т_4,Т₁ протекает ток и на общем нагрузочном сопротивлении будет напряжение Uн.

Тогда Т₅ и Т₇ закрыты, а Т₈ открыт. При этом U_вых = 0В = 0.

Анализ всех остальных строк таблицы показывает, что в них хотя бы одна входная переменная равна единице, т.е. соответствующий транзистор открыт. Следовательно, во всех этих строках на выходе также будет единица.

Как следует из табл.2.12, рассматриваемый логический элемент реализует следующую логическую операцию:

F = X₁ V X₂ V X₃ (для положительной логики)

Таким же об-разом можно рассмотреть работу схемы на рис.7.2 в условиях отрицательной логики. При этом та же схема реализует уже другую логическую операцию:

F = X₁ & X₂ & X₃ (для отрицательной логики).

Дата добавления: 2015-11-26