Каналы трассировки в строковых ПЛИС типа FPGA

Каналы трассировки в строковых ПЛИС типа FPGA …	а) состоят из металлических проводников б) соединяются программным способом в) могут быть соединены программно или аппаратно г) могут быть изменены в процессе функционирования	А
К основным способам реализации алгоритмов цифровой обработки сигналов относятся … способы.	а) аппаратный б) программный в) транспарантный г) проекционный д) логический	А Б
… не относятся к средствам аппаратной реализации цифровых систем.	а) цифровые процессоры обработки сигналов б) программируемые логические интегральные схемы в) микроконтроллеры г) программы с использованием языка ассемблера д) программы с использование различных языков высокого уровня е) совокупность цифровых функциональных блоков	Г Д
Разработка цифровых систем на программируемых логических интегральных схемах соответствует … способу реализации.	а) аппаратному б) программному в) транспарантному г) проекционному д) логическому	А
Для повышения производительности ЦПОС могут быть использованы …	а) повышение тактовой частоты работы процессора б) повышение напряжения питания ядра процессора в) понижение номинальной мощности потребления г) понижение тактовой частоты работы процессора д) увеличение количества арифметико-логических устройств в ядре процессора	А
Основной направленностью архитектуры VelosiTI в ЦПОС фирмы Texas Instruments является …	а) повышение тактовой частоты работы процессора б) повышение напряжения питания ядра процессора в) понижение номинальной мощности потребления процессора г) понижение тактовой частоты работы процессора д) повышение производительности процессора	Д
К основным достоинствам ПЛИС относятся …	а) короткий проектно-технологический цикл разработки цифрового устройства. б) возможность реконфигурации устройства в) отсутствие возможности реконфигурации устройства г) жесткая архитектура разработанного устройства	А Б
Недостатком программной реализации цифрового устройства по сравнению с аппаратной является …	а) возможность изменения алгоритма работы разработанного устройства б) низкое быстродействие в) малое время изменения алгоритма работы устройства г) уменьшение времени отладки устройства д) невозможность изменения алгоритма работы разработанного устройства	Б
К достоинствам программной реализации цифрового устройства по сравнению с аппаратной относятся …	а) возможность изменения алгоритма работы разработанного устройства б) высокое быстродействие устройства в) малое время изменения алгоритма работы устройства г) уменьшение времени отладки устройства	А В Г
К достоинствам аппаратной реализации цифрового устройства по сравнению с программной относится …	а) возможность изменения алгоритма работы разработанного устройства б) высокое быстродействие устройства в) малое время изменения алгоритма работы устройства г) уменьшение времени отладки устройства	Б
К недостаткам аппаратной реализации цифрового устройства по сравнению с программной относится …	а) отсутствие возможности изменения алгоритма работы разработанного устройства б) низкое быстродействие в) малое время изменения алгоритма работы устройства г) уменьшение времени отладки устройства	А
К числу специфических особенностей цифровой обработки сигналов не относится …	а) высокая скорость поступления исходных данных б) повторяемость многих операций в вычислительных алгоритмах в) необходимость обеспечения гибкости и перестройки цифровых систем г) необходимость увеличения алгоритмической задержки принимаемого сигнала при обработке цифрового сигнала	Г
… не относится к числу требований, предъявляемых к цифровым процессорам обработки сигналов.	а) быстрое выполнение типовых операций ЦОС б) параллельное выполнение отдельных частей исполняемого алгоритма, достигаемое аппаратной реализацией ряда типовых алгоритмов ЦОС в) наличие значительной внутрикристальной памяти данных и памяти программ г) аппаратная реализация умножителя д) высокая производительность е) высокое напряжение питания	Е
К числу требований, предъявляемых к цифровым процессорам обработки сигналов, относятся …	а) быстрое выполнение типовых операций ЦОС б) низкая потребляемая мощность в) наличие значительной внутрикристальной памяти данных и памяти программ г) аппаратная реализация умножителя д) высокая производительность е) высокое напряжение питания ж) низкая разрядность данных в АЛУ	А В Г Д
Основным отличительным признаком гарвардской архитектуры цифровых процессоров обработки сигналов является …	а) наличие аппаратно реализованного умножителя в формате слова б) наличие раздельных устройств и шин для хранения и передачи программ и данных в) наличие сопроцессора г) наличие значительной внутрикристальной памяти	Б
Шина адресов памяти программ в цифровых процессорах обработки сигналов предназначена для передачи …	а) адресов ячеек памяти программ б) команд, хранящихся в памяти программ, а также данных при использовании памяти программ для хранения данных в) адресов ячеек памяти данных г) данных, хранящихся в памяти цифрового процессора обработки сигналов	Б
Шина данных памяти программ в цифровых процессорах обработки сигналов предназначена для передачи …	а) адресов ячеек памяти программ б) команд, хранящихся в памяти программ, а также данных при использовании памяти программ для хранения данных в) адресов ячеек памяти данных г) данных, хранящихся в памяти цифрового процессора обработки сигналов	А
Шина адресов памяти данных в цифровых процессорах обработки сигналов предназначена для передачи …	а) адресов ячеек памяти программ б) команд, хранящихся в памяти программ, а также данных при использовании памяти программ для хранения данных в) адресов ячеек памяти данных г) данных, хранящихся в памяти цифрового процессора обработки сигналов	А
Шина данных памяти данных в цифровых процессорах обработки сигналов предназначена для передачи …	а) адресов ячеек памяти программ б) команд, хранящихся в памяти программ, а также данных при использовании памяти программ для хранения данных в) адресов ячеек памяти данных г) данных, хранящихся в памяти цифрового процессора обработки сигналов
Устройство управления выполнением программы в цифровых процессорах обработки сигналов …	а) вырабатывает сигналы управления работой всех узлов процессора б) предназначено для хранения дополнительной информации памяти программ и данных в) управляет режимом доступа к регистрам ЦПОС в процессе отладки программы г) осуществляет обмен сигналами с внешними устройствами	А
Внешние шины адресов и данных цифровых процессоров обработки сигналов предназначены для …	а) поддержки режима хранения программ и данных во внешних запоминающих устройства б) обращения к внешним периферийным устройствам, обеспечивающим функционирование ЦПОС в) управления тактовой частотой работы ЦПОС г) обращения к арифметико-логическому устройству ЦПОС д) считывания данных из памяти программ и данных ЦПОС е) обращения к дополнительным функциональным модулям ЦПОС	А
Устройства ввода/вывода данных в цифровом процессоре обработки сигналов …	а) вырабатывают сигналы управления работой всех узлов процессора б) предназначены для хранения дополнительной информации памяти программ и данных в) управляют режимом доступа к регистрам ЦПОС в процессе отладки программы г) осуществляют обмен сигналами с внешними устройствами	Г
Работа цифрового процессора обработки сигналов в режиме с прерываниями предназначена для …	а) согласования работы процессора с внешними устройствами б) управления режимом адресации в процессоре в) обращения к дополнительным функциональным устройствам процессора г) управления тактовой частотой работы процессора	А
Разрядность арифметико-логического устройства ЦПОС, как правило …	а) меньше разрядности слова процессора б) больше разрядности слова процессора в) равна разрядности слова процессора г) гораздо меньше разрядности слова процессора	Б
Устройство генерации адреса в цифровом процессоре обработки сигналов …	а) формирует адреса данных, извлекаемых из памяти данных и памяти программ б) предназначено для хранения дополнительной информации об адресах памяти программ и данных в) управляет режимом доступа к регистрам ЦПОС в процессе отладки программы	А
Слово, двойное слово и полуслово являются по отношению к цифровым процессорам обработки сигналов …	а) формами представления чисел б) форматами представления чисел в) разновидностями кодов г) типами арифметики процессора	Б
Число ´567 является шестнадцатеричным эквивалентом двоичного числа …	а) 101101100111 б) 11011100001 в) 10101100111 г) 11100010111	В
Единицами измерения … цифрового процессора обработки сигналов являются MIPS и MFLOPS.	а) внутренней тактовой частоты б) производительности в) длительности командного цикла г) объема и разновидности внутренней памяти д) временнóй задержки	Б
Принципиальное отличие цифровых процессоров обработки сигналов от универсальных процессоров заключается в …	а) аппаратной реализации операционных узлов, ориентированных на выполнение распространенных операций цифровой обработки сигналов б) диапазоне тактовых частот в) возможности реализации режима категорированной многозадачности г) наличии арифметико-логического устройства	А
ЦПОС компании Texas Instruments на основе платформ … ориентированы на задачи цифровой обработки изображений.	а) С’5ХХХ б) C’2ХХХ в) C’6ХХХ г) C’24ХХ д) DaVinci	В
Внутрикристальный эмулятор цифрового процессора обработки сигналов предназначен для …	а) выполнения логики отладки процессора б) обеспечения прямого доступа к памяти в) повышения производительности процессора при обработке данных в форме с плавающей точкой г) выполнения логических операций сравнения, выбора и хранения	А
Цифровой процессор обработки сигналов TMS320VC5416 для представления чисел использует …	а) форму с фиксированной точкой б) форму с плавающей точкой в) программный метод выбора формы представления числа г) аппаратный метод выбора формы представления числа	А
Собственный шум цифрового процессора обработки сигналов, как правило, оценивается …	а) в точке входа б) в точке выхода в) на выходе аппаратного умножителя г) на выходе арифметико-логического устройства	Б
Используемый тип арифметики в цифровом процессоре обработки сигналов соответствует … представления чисел.	а) форме б) формату в) коду г) разряду	В
Используемая разрядность данных в цифровом процессоре обработки сигналов соответствует … представления чисел.	а) форме б) формату в) коду г) системе команд	Б
Внутренняя тактовая частота цифрового процессора обработки сигналов напрямую связана с …	а) производительностью процессора б) объемом внутренней памяти процессора в) разрядностью представления чисел г) напряжением питания ядра процессора д) формой представления чисел	А
Производительность цифрового процессора обработки сигналов характеризует …	а) скорость обработки данных в процессоре б) потребляемую мощность процессором в процессе функционирования в) объем доступного ОЗУ и ПЗУ в процессоре г) количество и разновидность дополнительных модулей ядра процессора д) величину собственных шумов квантования	А
Способами увеличения производительности ЦПОС являются …	а) увеличение количества функциональных модулей процессора (АЛУ, умножителей) б) увеличение количества дополнительных специализированных устройств и сопроцессоров в) увеличение разрядности шин передачи данных и программ для увеличения количества одновременно передаваемой информации г) увеличение времени командного цикла	А Б В
Архитектура VLIW компании Texas Instruments предусматривает … нескольких простых команд, каждая из которых определяет единственную операцию.	а) параллельное выполнение в независимых операционных модулях б) последовательное выполнение в независимых операционных модулях в) последовательное выполнение в одном операционном модуле г) параллельное выполнение в одном операционном модуле	А
Оценка реальной производительности цифрового процессора обработки сигналов реализуется на группе эталонных задач ЦОС с оценкой …	а) времени их выполнения б) затраченной мощности в) объема затраченного ресурса запоминающих устройств г) количества и разновидностей запрашиваемых прерываний	А
Кэш-памятью ЦПОС называется …	а) буферная память между арифметико-логическим устройством и ОЗУ б) некоторый объем памяти, выделяемый программно из ОЗУ для реализации процедур прерываний в) отдел ПЗУ процессора, в котором хранится информация о режимах отладки ЦПОС г) память процессора, в которой постоянно находится информация о задействовании узлов ЦПОС в процессе функционирования	А
Напряжение питания процессора является характеристикой ЦПОС, важной при выборе его для …	а) разработки носимых систем ЦОС с батарейным питанием б) увеличения производительности системы ЦОС за счет использования архитектурных решений в) решения задач ЦОС в реальном масштабе времени г) реализации системы, требующей достаточно большой объем вычислений	А
Цифровые процессоры фирмы Texas Instruments на платформе 'C5000' в основном применяются …	а) в цифровых системах управления и контроля б) в ресурсоемких приложениях обработки голоса и данных типа сотовых телефонов, пейджеров, для систем передачи голоса по IP-сетям и в персональных информационных системах в) в модемных пулах, коммутаторах АТС, устройствах трехмерной графики, видео серверах, высокоскоростных устройствах растровой обработки изображений г) в персональных электронно-вычислительных машинах в качестве основного процессорного устройства	Б
Цифровые процессоры фирмы Texas Instruments на платформе 'C6000' в основном применяются …	а) в цифровых системах управления и контроля б) в ресурсоемких приложениях обработки голоса и данных типа сотовых телефонов, пейджеров, для систем передачи голоса по IP-сетям в) в модемных пулах, коммутаторах АТС, устройствах кодирования и распознавания речи, устройствах трехмерной графики, видео серверах, высокоскоростных устройствах растровой обработки изображений г) в персональных электронно-вычислительных машинах в качестве основного процессорного устройства	В
Тактовая частота процессора TMS320VC5416 равна … МГц.
Пиковая производительность процессора TMS320VC5416 равна … MIPS.
Длительность командного цикла процессора TMS320VC5416 равна …	а) 6,25 нс б) 0,625 нс в) 625 нс г) 62,5 нс	А
В процессоре TMS320VC5416 данные представляются …	а) в форме с фиксированной точкой в дополнительном коде б) в форме с плавающей точкой в дополнительном коде в) в форме с фиксированной точкой в обратном коде г) в форме с плавающей точкой в прямом коде	А
В процессоре TMS320VC5416 формат слова содержит … бит.
В процессоре TMS320VC5416 формат двойного слова содержит … бита.
В процессоре TMS320VC5416 формат расширенного слова содержит … бит.
В состав ядра процессора TMS320VC5416 входят …	а) устройство сдвига б) блок расчета экспоненты в) блок сравнения, выбора и хранения г) тактовый генератор с системой фазовой автоподстройки частоты д) умножитель в формате двойного слова е) аккумуляторы в формате расширенного слова	А Б В Е
Умножитель ядра процессора TMS320VC5416 выполняет процедуру умножения данных, представленных в формате …	а) слова б) двойного слова в) расширенного слова г) полуслова д) байта	А
Накопитель блока выполнения операции умножения с накоплением процессора TMS320VC5416 осуществляет представление данных в формате …	а) слова б) двойного слова в) расширенного слова г) полуслова д) байта	Б
Арифметико-логическое устройство процессора TMS320VC5416 осуществляет представление данных в формате …	а) слова б) двойного слова в) расширенного слова г) полуслова д) байта	В
Арифметико-логическое устройство процессора TMS320VC5416 осуществляет процедуры …	а) умножения б) сложения в) бит-манипуляций г) вычитания	Б В Г
Устройство сдвига в ядре ЦПОС TMS320VC5416 осуществляет представление данных в формате …	а) слова б) двойного слова в) расширенного слова г) полуслова	В
Программируемый генератор задержек процессора TMS320VC5416 осуществляет …	а) временное согласование процессора с разноскоростной внешней периферией, включая внешние элементы памяти б) предотвращение возможных конфликтов при обращении к различным типам внутренней и внешней памяти в) формирование временной шкалы прерываний и временных задержек г) формирование системы тактовых частот функционирования элементов процессора	А
Таймер процессора TMS320VC5416 осуществляет …	а) временное согласование процессора с разноскоростной внешней периферией, включая внешние элементы памяти б) предотвращение возможных конфликтов при обращении к различным типам внутренней и внешней памяти в) формирование временной шкалы прерываний и временных задержек г) формирование системы тактовых частот функционирования элементов процессора	В
Программируемый переключатель банков памяти процессора TMS320VC5416 осуществляет …	а) временное согласование процессора с разноскоростной внешней периферией, включая внешние элементы памяти б) предотвращение возможных конфликтов при обращении к различным типам внутренней и внешней памяти в) формирование временной шкалы прерываний и временных задержек г) формирование системы тактовых частот функционирования элементов процессора	Б
Тактовый генератор с системой фазовой автоподстройки частоты процессора TMS320VC5416 осуществляет …	а) временное согласование процессора с разноскоростной внешней периферией, включая внешние элементы памяти б) предотвращение возможных конфликтов при обращении к различным типам внутренней и внешней памяти в) формирование временной шкалы прерываний и временных задержек г) формирование системы тактовых частот функционирования элементов процессора	Г
Порт хост-интерфейса процессора TMS320VC5416 является …	а) параллельным портом ввода/вывода, предназначенным для прямого обмена данными с другим процессором, использующим 8- или 16-битный формат представления данных б) последовательным портом ввода/вывода, предназначенным для прямого обмена данными с другим процессором, использующим 8- или 16-битный формат представления данных в) параллельным портом ввода/вывода, предназначенным для прямого обмена данными с другими периферийными устройствами, использующими только 16-битный формат представления данных г) последовательным портом ввода/вывода, предназначенным для прямого обмена данными с другими периферийными устройствами, использующими 8- или 16-битный формат представления данных	А
JTAG-эмулятор процессора TMS320VC5416 обеспечивает …	а) быстрый и независимый доступ к внутренним регистрам, элементам памяти и периферии процессора, содержит логику его отладки б) формирование шкалы прерываний процессора при его функционировании в) независимый доступ к внутренним элементам памяти для формирования шкалы тактовых частот, используемых для синхронизации всех узлов процессора г) скоростной доступ к внешним запоминающим устройствам, содержит логику их отладки	А
Система обеспечения экономного режима энергопотребления процессора TMS320VC5416 по команде IDLE1 осуществляет …	а) отключение электропитания ядра процессора б) отключение электропитания ядра и периферийных устройств процессора в) полное отключение электропитания процессора г) отключение электропитания ядра процессора и банков памяти	А
Система обеспечения экономного режима энергопотребления процессора TMS320VC5416 по команде IDLE2 осуществляет …	а) отключение электропитания ядра процессора б) отключение электропитания ядра и периферийных устройств процессора в) полное отключение электропитания процессора г) отключение электропитания ядра процессора и банков памяти	Б
Система обеспечения экономного режима энергопотребления процессора TMS320VC5416 по команде IDLE3 осуществляет …	а) отключение электропитания ядра процессора б) отключение электропитания ядра и периферийных устройств процессора в) полное отключение электропитания процессора г) отключение ядра процессора и питания банков памяти	В
Многоканальные буферизированные последовательные порты McBSP0, McBSP1 и McBSP2 процессора TMS320VC5416 характеризуются следующими особенностями:...	а) являются высокоскоростными полнодуплексными шестиконтактными портами б) служат для непосредственного обмена данными между TMS320VC5416 и взаимодействующими процессорами в) служат для непосредственного обмена данными с внешней последовательной периферией г) служат для доступа к порту устройства генерации адресов ядра ЦПОС в процессе обмена данными между TMS320VC5416 и взаимодействующими процессорами	Б В
Программируемые логические интегральные схемы характеризуются следующими особенностями: …	а) имеют жесткую архитектуру взаимодействия составных элементов б) являются средством аппаратной реализации систем ЦОС в) содержат несколько арифметико-логических устройств г) имеют гибкую архитектуру взаимодействия составных элементов	Б Г
В структуре PLA ПЛИС программируется …	а) только матрица "ИЛИ" б) только матрица "И" в) и матрица "И", и матрица "ИЛИ" г) только матрица "ИЛИ-НЕ"	В
В структуре PROM ПЛИС программируется …	а) только матрица "ИЛИ" б) только матрица "И" в) и матрица "И", и матрица "ИЛИ" г) только матрица "ИЛИ-НЕ"	А
В структуре PAL ПЛИС программируется …	а) только матрица "ИЛИ" б) только матрица "И" в) и матрица "И", и матрица "ИЛИ" г) только матрица "ИЛИ-НЕ"	Б
В структуре PROM ПЛИС матрица "И" всегда …	а) настроена на функции дешифратора б) программируется в) настроена на функции компаратора г) настроена на функции мультивибратора	А
В структуре PROM ПЛИС матрица "ИЛИ" всегда …	а) настроена на функции дешифратора б) программируется в) настроена на функции компаратора г) настроена на функции мультивибратора	Б
В структуре PAL ПЛИС матрица "ИЛИ" всегда …	а) настроена на функции дешифратора б) программируется в) настроена на функции компаратора г) имеет фиксированную настройку	Г
ПЛИС типа CPLD представляют собой совокупность функциональных блоков с архитектурой …, объединенных программируемой матрицей переключений.	а) PAL б) PROM в) PLA г) FPGA	А
ПЛИС типа FPGA классифицируются на …	а) матричные и строковые б) строковые и многомерные в) матричные и трассировочные г) строковые и трассировочные	А
В строковых ПЛИС типа FPGA логические элементы расположены в виде строк, … расположены каналы трассировки.	а) между которыми б) вертикально к которым в) внутри которых г) по периметру которых	А
Вертикальные проводники в строковых ПЛИС типа FPGA подсоединяются к линиям горизонтальных каналов с помощью …	а) программируемых перемычек б) металлических проводников в) жестко закрепленных перемычек г) элементов матричной логики	А
В матричных ПЛИС типа FPGA логические элементы организованы в виде матрицы, а между …	а) строками и столбцами расположены каналы трассировки, по краям расположены блоки ввода/вывода данных б) столбцами расположены каналы трассировки, на которых расположены блоки ввода/вывода данных в) строками расположены каналы трассировки, на которых расположены блоки ввода/вывода данных г) строками и столбцами расположены каналы трассировки, на которых расположены блоки ввода/вывода данных	А
Реализация межсоединений в ПЛИС типа CPLD осуществляется …	а) с помощью матрицы переключений или каналов трассировки б) с помощью стоковых или столбцовых трассировок в) с помощью программируемых матриц PLA или PAL г) с помощью программируемых матриц FLEX или PAL	А
Реальный масштаб времени предполагает, что …	а) время вычисления не превышает период дискретизации (в случае обособленной обработки каждого отсчета исходного сигнала) или длительности сегмента исходного сигнала (в случае блочной обработки), при этом расчет текущего значения выходного сигнала системы опережает по времени поступление следующего отсчета (сегмента) б) время вычисления превышает период дискретизации (в случае обработки каждого отсчета исходного сигнала) или длительность сегмента исходного сигнала (в случае блочной обработки), при этом расчет текущего значения выходного сигнала системы опережает по времени поступление следующего отсчета (сегмента) в) время вычисления не превышает период дискретизации при обработке каждого отсчета сигнала или длительность сегмента исходного сигнала, при этом расчет текущего значения выходного сигнала системы не опережает по времени поступление следующего отсчета (сегмента) г) время вычисления превышает период дискретизации при обработке каждого отсчета сигнала или длительность сегмента исходного сигнала, при этом расчет текущего значения выходного сигнала системы не опережает по времени поступление следующего отсчета (сегмента)

Дата добавления: 2015-10-21