Контроль по четности ЗУ (параллельный код)

КОНТРОЛЬ ПО ЧЕТНОСТИ ЗУ (ПАРАЛЛЕЛЬНЫЙ КОД)

Контроль по четности ЗУ является простейшим избыточным кодом.

При оптимальном варианте:

– m=8 разряда – информационные разряды

– k=1 разряд – контрольный разряд

– n=9 – общее количество разрядов.

При увеличении длины информации эффективность кода уменьшается.

Контроль осуществляется путем добавления к информационным разрядам КР, который принимает значение 0 или 1 с тем, чтобы количество единиц в полученной комбинации было четное:

– если Аi=00000000, то КР=0;

– если Аj=00000001, то КР=1.

Схемная реализация зависит от способа передачи информации:

– параллельный – схема контроля четности на примере ЗУ;

– последовательный – схема контроля передаваемой информации по каналам связи.

Рисунок – Схемная реализация контроля по четности (параллельный код)

В состав ЗУ вводится схема формирования и контроля бита четности (СФКЧ).

При записи информации в ЗУ определяется значение КР для каждого байта информации.

КР записывается в память по тому же адресу, что и информационные разряды.

При считывании информации производится проверка на четность. Если в считанной комбинации (8 информационных + 1 КР) четность не нарушена, то разрешается выставление байта информации на магистраль.

Если четность нарушена, то выдается сигнал «Аварийного прерывания».

Основным элементом СФКЧ является сумматор по mod2. Сумматоры объединяются в схему, построенную в виде «дерева».

Рисунок – Формирование бита четности

Рисунок – Пример нарушения четности

По сигналу «Аварийное прерывание» запрещается передача информации на магистраль, после чего запускается тест проверки ОЗУ, который определяет микросхему с искаженной информацией.

В результате работы теста определяется характер неисправности: отказ, требующий замены микросхемы или сбой, требующий лишь перезаписи информации.

Как правило, ячейки в ЦСК 18-тиразрядные, т. к. используется бит четности старшего байта и бит четности младшего байта.

Дата добавления: 2015-08-29