Читайте также:
|
Протокол EPP (Ehanced Paraller Port-улучшенный параллельный порт) обеспечиваетчетыре типа циклов обмена.
¨ цикл записи данных;
¨ цикл чтения данных;
¨ цикл записи адреса;
¨ цикл чтения адреса;
Адресные циклы могут быть использованы для передачи адресной, канальной и управляю-щей информации.
Циклы обмена данными явно отличаются от адресных циклов применяемыми стробирующими сигналами. Назначение сигналов порта ЕРР и их связь с сигналами SPP приведены в таблице 5.
Таблица 5.
Сигналы LPT-порта в режиме вода-вывода EPP
| Контакт | Сигнал SPP | Имя вEPP | I/0 | Описание |
| STROBE # | WRITE# | Низкий уровень-признак цикла записи, высокий –чтения | ||
| AUTOFEED | DATASTB# | Строб данных. Низкий уровень устанавливаетсяв циклах передачи данных | ||
| SELECTING | ADDRSTB# | Сброс адреса. Низкий уровень устанавливается в адресных циклах | ||
| INIT# | RESET# | Строб ПУ (низким уровенем) | ||
| ACK# | INTR# | I | Прерывание от ПУ | |
| BUSY | WAIT# | I | Сигнал квитирования,низкий уровень разрешает начало цикла (установку строба в низкий уровень), переход в высокий –разрешает завершение цикла (снятие строба) | |
| 2-9 | D [7:0] | AD[7:0] | I/0 | Двунаправленная шина адрес/данные |
| PE | AckDataReg* | I | Используется по усмотрению разработчика периферии | |
| SELECT | XfLag* | I | ------------²--------²----- | |
| ERROR | DataAvail# | I | -----------²-------²------- |
*сигналы действуют в последовательности согласования.
EPP- порт имеет расширенный набор регистров. К трем регистрам стандартного порта (DR, СR,SR) добавлены слеующие регистры:
¨ регистр адреса EPP- Adress Port, доступен по записи и чтению, адрес = BASA+3.Чтение или запись в него генерирует связанный цикл чтения или записи адреса ЕРР,
¨ регистр данных ЕРР – ЕРР Data Port, R/W, адрес =BASA+4,чтение (запись) генерирует связанный цикл чтения или записи данных ЕРР;
¨ Not Defined, адрес= BASE +5…+7. В некоторых контролерах могут использоваться для 16-32 битных операций ввода/вывода.
В отличии от программно-управляемых режимов, описанных выше,внешние сиганлы ЕРР-порта (как информационные, так и сигналы квитирования) для каждого обмена формируется аппаратно по одной операции записи или чтения в регистр порта. На рис 3 приведена диаграмма цикла записи данных, иллюстрирующая внешний цикл обмена, вложенный в цикл записи системной шины процессора (иногда эти циклы называют связанными).Адресный цикл записи отличается от цикла данных только используемым стробом внешнего интерфейса.
|
1 2 3 4 5 6 7 10 W# WRITE# DATAstrobe# WAIT# Data [0:7]
Рис 3. Цикл записи данных ЕРР
Цикл записи данных состоит из следующих фаз:
1-Программа выполняет цикл записи (IOW#) в порт 4 (регистр ЕРР Data Port)
2-адаптер устанавливает сигнал Write # (низкий уровень),
3-при низком сигнале Wait # устанавливается фронт данных;
4- порт ждет подтверждения от ПУ (перевода Wait в высокий уровень);
5-снимается строб данных – внешний ЕРР –цикл завершается
6-завершается процессорный цикл ввода/вывода.
7-ПУ устанавливает низкий уровень Waite #, указывая на возможность начала следующего цикла.
В адресном цикле чтения используется строб AddStrobe #, а сигнал WRITE # остается все время высоким.
Главная отличительная черта EPP- выполнение внешней передачи во время одного процессорного цикла ввода/вывода, что позволяет достич скоростей обмена (0.5- 2 Мбайт/c), ПУ подключенное к ЕРР –порту может работать на уровне производительности устройства, подключеного через слот ISA.
Важной чертой ЕРР является то, что обращение процессора к ПУ осуществляется в реальном времени – здесь нет никакой буферизации. Циклы чтения и записи могут чередоваться в произвольном порядке или идти блоками. Такой тип обмена наиболее пригоден для регистро-ориентированной периферии, или периферии, работающей в реальном времени: сетевых адаптеров,устройства сбора информации и управления, дисковых устройств и т.п.
Дата добавления: 2015-08-26; просмотров: 80 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Двунаправленный байтный режим Byte Mode. | | | Режим ЕСР |