Р и с. 15. Схема параллельного регистра

Р и с. 16. Схема последовательного двухразрядного

регистра и диаграммы сигналов

2. Описание лабораторного макета

На лицевой панели лабораторного макета ЭУ-11 имеются условные изображения двух D-триггеров К155ТМ2 и четырех JK-триггеров (К155ТВ1) с выводами входов и выходов, а также источник логических сигналов “0” и “1”.

В макете имеется формирователь одиночных импульсов, управляемый кнопкой К. При нажатии на кнопку на верхнем и нижнем выводах формирователя действуют логические сигналы “1” и “0” соответственно, при отпущенной кнопке на этих выводах действуют сигналы “0” и “1”. В нижней части лицевой панели расположены выводы, к которым подключается напряжение питания.

К макету прилагается отдельный блок цифрового коммутатора, в котором имеются генератор прямоугольных импульсов с частотами 100 кГц, 50 кГц, 10 кГц, 5 кГц, 2,5 кГц и 8-канальный коммутатор логических сигналов для осциллографа.

Диаграммы сигналов на выходах генератора изображены на рис. 17.

Р и с. 17. Диаграммы сигналов на выходах генератора цифрового коммутатора

3. Порядок выполнения работы

1. Построить теоретически диаграммы сигналов D-триггера и объяснить их для варианта диаграммы входных сигналов, указанного преподавателем. Варианты диаграмм сигналов приведены на рис. 18. Номера вариантов указываются преподавателем в соответствии с табл. 5.

Р и с. 18. Варианты диаграмм входных сигналов D-триггера

2. Подключить к макету напряжение питания 8…10 В. На входы D-триггера подать заданную последовательность сигналов. Тактовые импульсы генерируются формирователем одиночных импульсов, другие сигналы формируются с использованием выводов сигналов “0” и “1” и гибких перемычек. Следует учесть, что при отсутствии соединений входов с выводами “0” и “1” на них поступают сигналы “1”. Контролируя выход триггера с помощью, например, осциллографа, определить экспериментально диаграмму выходного сигнала. Сравнить ее с теоретической.

3. Построить теоретически диаграммы сигналов JK-триггера и объяснить их для варианта диаграммы входных сигналов, указанного преподавателем. Варианты диаграмм сигналов приведены на рис. 19. Номера вариантов указываются преподавателем в соответствии с табл. 5.

4. Подключить к макету напряжение питания 8…10 В. На входы J и K триггера подать заданную последовательность сигналов (по аналогии с п. 2).

В процессе переноса перемычек при изменении сигналов, действующих на входах J, K, D, триггер может под воздействием помех изменить свое состояние. В этом случае, а также при ошибочных комбинациях входных сигналов триггер можно установить в исходное состояние подачей сигнала “0” на входы S, R.

Внимание! Не вытаскивать перемычки из гнезд, держась за провода – их можно легко оторвать от наконечников.

Зарисовать диаграмму выходных сигналов триггера, контролируя их осциллографом. Объяснить диаграмму сигналов.

5. Определить теоретически диаграммы выходных сигналов и объяснить их для варианта схемы регистра или счетчика, указанного преподавателем. Варианты схем указаны в табл. 7.

Подключить к макету напряжение питания 8…10 В.

6. В счетчик записать указанное число, переведя его в двоичный эквивалент и используя установочные S, R входы триггеров. Регистр очистить, установить аналогичным образом его триггеры в состояние 0.

Таблица 5					Таблица 6
	D	S	R
						S	R	J	K

Р и с. 19. Варианты диаграмм входных сигналов JK - триггера

Используя формирователь одиночных импульсов в качестве генератора счетных (тактовых) импульсов, подтвердить теоретические диаграммы экспериментально. Контролировать выходные сигналы либо осциллографом (поочередно), либо с помощью блока цифрового коммутатора, что более удобно. Для использования коммутатора выходы собранной схемы соединить со входами 2, 3, … коммутатора, на вход канала 1 подать синхросигнал 10 кГц. Выход блока развертки осциллографа (на правой боковой панели клемма ) соединить с гнездом коммутатора “напряж. развертки”. Переключатель синхронизации на осциллографе установить в положение 1:1 “внеш.”, вход “Y” осциллографа соединить с гнездами “Y” коммутатора, вход синхронизации осциллографа “внеш.” соединить с выводом 2,5 кГц коммутатора. Подать на коммутатор напряжение питания 8…10 В. Переключателем осциллографа “усиление” установить желаемый масштаб изображения уровней сигналов, находящихся на экране один под другим.

7. При использовании схемы счетчика подать на его счетный вход сигнал частотой 10 кГц. Вход синхронизации осциллографа “внеш.” соединить с выходом триггера старшего разряда счетчика. Остальные соединения между коммутатором, осциллографом и схемой макета выполнить, как указано в п. 6.

В случае использования схемы регистра все соединения выполнить, как в п. 6. На вход регистра подать сигнал частотой 10 кГц, на тактовый вход (синхровход) подать сигнал частотой 50 кГц.

Надлежащая синхронизация схемы устанавливается следующим образом:

- ручку “уровень” (на панели осциллографа) повернуть влево до упора (против часовой стрелки);

- ручкой “стабильность” добиться появления изображения сигналов на экране осциллографа, затем слегка повернуть ее влево так, чтобы изображение сигналов пропало;

- ручку “уровень” поворачивать вправо до появления на экране осциллографа устойчивого изображения сигналов. Установить переключателем “длительность” желаемый масштаб изображения сигналов по оси X. Зарисовать наблюдаемые на экране осциллографа осциллограммы сигналов, действующих на входах и выходах схемы, и объяснить их;

- разобрать схему и убрать за собой рабочее место.

4. Содержание отчета

1. Описание схемы триггера.

2. Диаграммы сигналов, действующих на входах и выходах триггера, описание диаграммы сигналов.

3. Схема счетчика, регистра.

4. Диаграммы сигналов, действующих на входах и выходах регистра при использовании формирователя одиночных импульсов, описание диаграмм сигналов.

5. Диаграммы сигналов, действующих на входах и выходах регистра, счетчика при использовании генератора импульсов блока коммутаторов.

Контрольные вопросы

1. Каковы диаграммы сигналов в схемах триггеров?

2. Чем отличаются D-триггеры от JK-триггеров?

3. На какие входы схем триггеров поступают синхросигналы?

4. Как построить схему счетчика с заданным коэффициентом пересчета?

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Лачин В.И., Савелов Н.С. Электроника: учебное пособие. Изд. 6-е, перераб. и дополн. – Ростов на Д.: Феникс, 2007. – 703 с.

2. Угрюмов Е. Цифровая схемотехника. – СПб.: БХВ, 2001. – 528 с.

3. Валенко В.С. Полупроводниковые приборы и основы схемотехники электронных устройств. – М.: ДОДЭКА-XXI. 2001. – 365 с.

Лабораторная работа ЭУ-12

“ИССЛЕДОВАНИЕ ЦИФРОВЫХ РЕГИСТРОВ
И СЧЕТЧИКОВ”

1. Цель работы

Цель работы – ознакомление с характеристиками регистров и счетчиков и применением их в цифровой схемотехнике.

Общие сведения

Регистры и счетчики в интегральном исполнении построены на основе триггеров, которые, в свою очередь, выполнены на основе логических элементов. Логические элементы представляют собой схемы, оперирующие с логическими сигналами, т.е. сигналами, принимающими значения только двух уровней – высокого и низкого (нулевого). Обычно сигнал высокого уровня обозначают единицей, низкого уровня – нулем.

Для описания поведения логических схем и триггеров используют алгебру логики. Переменные в алгебре логики принимают два значения “1” и “0”. Основными функциями алгебры логики являются функции ИЛИ (логического сложения X₁+X₂), И (логического умножения X₁·X₂), отрицания (инверсии) (функция НЕ). Эти функции определяются комбинационной табл. 1.

Таблица 1

Функция НЕ является функцией одного аргумента, функции И, ИЛИ могут быть функциями многих аргументов:

(умножение).

(сложение).

Существуют и другие логические функции. По комбинационной таблице можно составить выражение соответствующей логической функции.

Логические функции И, ИЛИ, НЕ реализуются соответствующими логическими элементами, обозначения которых приведены на рис. 1.

Р и с. 1. Обозначения логических элементов

Наиболее распространены логические элементы, реализующие комбинированные функции И–НЕ, ИЛИ–НЕ (рис. 2).

Р и с. 2. Обозначения логических элементов

Элемент И также называется вентильной схемой, так как он пропускает информационный сигнал, действующий на одном из входов, (например, X₁) на выход только при наличии на другом входе сигнала высокого уровня (X₂=1). Это видно непосредственно из табл. 1.

Триггерные схемы

Триггер – это схема с двумя устойчивыми состояниями, кодируемыми цифрами 0 и 1. Обычно считают, что триггер находится в состоянии 1, если сигнал на его выходе Q имеет высокий уровень (единичный сигнал). Соответственно считают, что триггер находится в состоянии 0, если сигнал на его выходе имеет низкий уровень (нулевой сигнал).

Триггер имеет информационный вход D и тактовый вход C. При поступлении на информационный вход логического сигнала (“0” или “1”) триггер устанавливается в соответствующее состояние и запоминает его, другими словами, в триггер записывается информация. Информация может записываться в триггер только при наличии на тактовом входе единичного сигнала (тактового сигнала или синхросигнала).

Кроме указанных входов, триггер имеет установочные входы R и S, которые позволяют устанавливать триггер в состояние 0 или 1 путем подачи на эти входы комбинации сигналов, определяемых комбинационной табл. 2.

Таблица 2
Sn	Rn	Qn+1
		X

Как видно из таблицы, при нулевых сигналах и триггер не меняет своего состояния (), при других комбинациях он устанавливается в состояние, соответствующее сигналу на входе S.

Комбинация сигналов является запрещенной, при ней триггер устанавливается в неопределенное состояние.

Триггер может работать в счетном режиме, когда он пересчитывает по модулю 2 счетные импульсы, поступающие на его вход. Такие счетные триггеры являются основой различного рода счетчиков.

Счетчики

Счетчики бывают суммирующими и реверсивными (т.е. могут как суммировать импульсы, так и вычитать их). Они характеризуются коэффициентом пересчета К (максимальным количеством сосчитанных импульсов), который зависит от числа разрядов счетчика (каждому разряду соответствует один триггер). Для n -разрядного счетчика максимальное значение К определяется соотношением .

Условное обозначение и диаграммы сигналов суммирующего четырехразрядного двоичного счетчика представлены на рис. 3.

Р и с. 3. Суммирующий двоичный счетчик. Обозначение
и диаграмма напряжений

Легко убедиться, что в интервале времени после i -того входного импульса (i =1,2…) на выходах счетчика действует двоичный код, соответствующий числу i. Вход счетчика R служит для его сброса (очистки); при подаче на этот вход сигнала “1” на выходах счетчика установится нулевой код (0000).

В вычитающих счетчиках при поступлении счетных импульсов сигналы на выходах изменяются в соответствии с диаграммами, изображенными на рис. 3, но в обратном направлении (справа налево).

Очевидно, четырехразрядный счетчик имеет коэффициент пересчета . После подачи на вход такого счетчика, предварительно установленного в состояние 0, шестнадцати импульсов, счетчик опять установится в нулевое состояние.

Можно заметить, что при поступлении на вход счетчика импульсов частотой с выходов счетчика снимаются импульсы с частотами соответственно (см. рис. 3).

Таким образом, счетчик может быть использован в качестве делителя частоты импульсов в 2, 4, 8, и 16 раз.

Часто возникает необходимость применения счетчика, имеющего коэффициент пересчета, меньший максимального. Такие счетчики обычно выполняются на основе стандартных двоичных счетчиков с использованием комбинационных схем, формирующих импульс сброса после появления на выходах счетчика кода, соответствующего двоичному эквиваленту числа К.

В качестве примера можно привести схемы счетчиков (рис. 4) с коэффициентами К =6, К =7. Работа таких схем очевидна из рассмотрения диаграммы сигналов (см. рис. 3). После поступления, например, 6-го счетного импульса на вход счетчика на его выходах устанавливается код, равный двоичному эквиваленту цифры 6 (0110), и на входе вентильной схемы счетчика (&) действует единичный сигнал, сбрасывающий счетчик в нулевое состояние.

Р и с. 4. Схемы двоичных счетчиков

В серийно выпускаемых схемах счетчиков вентильные схемы для удобства расположены внутри микросхемы, так что, например, счетчик имеет два входа сброса (B,&). Такие счетчики могут быть использованы для деления частоты входных импульсов в К раз.

Регистры

Регистры также строятся на основе триггеров и служат для запоминания (записи) двоичного кода. Регистр (рис. 5), предназначенный для записи 4-разрядного кода, имеет 4 входа ,тактовый вход С и 4 выхода . После поступления тактового импульса на вход С регистр запоминает двоичный код, действующий на входах непосредственно перед появлением заднего фронта тактового импульса.

Информационные сигналы на выходах регистра, соответствующие записанному в него коду, появляются в момент заднего фронта тактового импульса.

Р и с. 5. Параллельный запоминающий регистр

В цифровой схемотехнике применяются также микросхемы, которые могут выполнять роль как регистра, так и счетчика – реверсивные счетчики с возможностью предварительной записи кода, например, микросхемы К155ИЕ6, К155ИЕ7. Эти микросхемы имеют установочные входы , тактовый вход С, счетный вход и вход сброса.

Функции этих входов аналогичны описанным выше.

2. Описание лабораторного стенда

На лицевой панели лабораторного макета имеются условные изображения двоично-десятичного счетчика К155ИЕ2, двоичных счетчиков К155ИЕ5, К155ИЕ6 делителя частоты с переменным коэффициентом деления К155ИЕ8, реверсивного двоичного счетчика К155ИЕ7, двух логических схем “4И–НЕ” К155ЛА, а также выводы входов и выходов, указанных микросхем. Имеются также выводы, на которых действуют логические сигналы “0” и “1”. В макете имеются два формирователя одиночных импульсов, управляемых кнопками К1 и К2.

При нажатии на кнопку на левом и правом выводах формирователя действуют сигналы “0” и “1”, а при отпущенной кнопке – наоборот, на этих же выводах действуют противоположенные сигналы “1” и “0”.

В верхней части макета расположены выводы, к которым подключается напряжение питания 8…10 В.

Микросхема К155ИЕ2 (рис. 6) содержит триггер со счетным входом С1 и выходом Q₁, а также трехразрядный двоичный счетчик со входом С2 и выходами Q₁,Q₂,Q₃, имеющий коэффициент пересчета К =5. В микросхеме имеются также входы сброса (R₀, &) и установочные входы (R₉, &). При одновременной подаче логической “1” на входы , & счетчик очищается (Q₁=Q₂=Q₃=Q₄), при одновременной подаче логической “1” на входы & и R₉ в счетчик записывается число 9. При соединении выхода Q₁ со входом С₂ счетчик имеет коэффициент пересчета К =10 для импульсов, поступающих на вход С₁. Такой счетчик называется двоично-десятичным, схема его также изображена на рис. 6.

Микросхема К155ИЕ5 (рис. 7) содержит счетный триггер со счетным входом С1 и выходом Q1, а также трехразрядный двоичный счетчик со входом С2 и выходами .

Р и с. 6. Двоично-десятичный счетчик Р и с. 7. Двоичный счетчик К155ИЕ2 К155ИЕ5

Микросхема содержит также входы сброса R₀, &. При соединении выхода Q1 со входом С2 схема представляет собой счетчик с коэффициентом пересчета К =16 и входом С1. Диаграммы сигналов этого счетчика изображены на рис. 3.

Еще одна микросхема (рис. 8) представляет собой четырехразрядный двоичный реверсивный счетчик с возможностью предварительной записи четырехразрядного двоичного кода. При подаче счетных импульсов нулевых уровней на вход (+1) счетчик суммирует их, а при подаче таких же счетных импульсов на вход (-1) счетчик их вычитает. При поступлении сигнала нулевого уровня на синхровход С в счетчик записывается двоичный код, действующий на входах (на входе сброса R при этом должен обязательно действовать нулевой сигнал). При переполнении счетчика в режиме суммирования он сбрасывается в нулевое состояние, а на выходе (³15) синхронно со счетным импульсом действует сигнал переполнения (переноса). При достижении счетчиком в режиме вычитания нулевого состояния на выходе (£0) действует сигнал заема синхронно со счетным импульсом. Сигналы переноса и заема имеют активный нулевой уровень. Установка счетчика в нулевое состояние (сброс) происходит при подаче единичного сигнала на вход R (при этом на синхровходе С должен обязательно действовать сигнал 1).

Пример комбинации входных и выходных сигналов счетчика К155ИЕ7 представлены на рис. 8.

Делитель частоты с переменным коэффициентом деления К155ИЕ8 (рис. 9а) содержит двоичный счетчик (с коэффициентом пересчета К =64) импульсов, поступающих на счетный вход с, логические схемы, выделяющие несовпадающие по времени импульсы (см. рис. 3 – каждый второй, каждый четвертый, каждый восьмой и т.д.), и схему собирания, которая подает на выход Z часть выделенных импульсов или все их в соответствии с шестиразрядным двоичным кодом, подаваемым на входы управления V1, V2, V4, V16, V32 (табл. 3).

В зависимости от этого кода число импульсов, поступающих на выход схемы синхронно с входными импульсами за время такта (такт составляет 64 периода входных импульсов), может быть равно 1, 2,..., 63, т.е. средняя частота выходных импульсов может изменяться от 1/64 до 63/64 частоты входных импульсов (см. рис. 9 в).

Р и с. 8. Обозначение и диаграмма напряжений
реверсивного двоичного счетчика К155ИЕ7.
Режимы работы: 1 – сброс, 2 – параллельная загрузка числа,
3 – режим суммирования, 4 – режим вычитания

Счетчик устанавливается в нулевое состояние (очищается) при поступлении на вход R единичного сигнала. При поступлении на входы V и Т единичного сигнала счетчик прекращает счет импульсов. Счетные импульсы, как видно из диаграммы сигналов (рис. 9 в), активным имеют низкий (нулевой) уровень. На диаграмме сигналов приведены диаграммы выходного сигнала Z при поступлении логической “1” на вход V32 (код 100000=32), на вход V16 (код 010000=16), на вход V8 (код 001000=8), на вход V4 (код 000100=4).

в

Р и с. 9. Обозначение, вариант включения и диаграммы напряжения
делителя частоты с переменным коэффициентом деления К155ИЕ8

Таблица 3

V∑	V32	V16	V8	V4	V2	V1

В первом случае на выходе Z за время такта выделяется 32 равномерно распределенных импульсов, во втором – 16, в третьем – 8, в четвертом - 4. При поступлении логической “1” одновременно на входы V32 и V8 (код V_∑=101000=2⁵+2³=40) на выходе Z за время такта выделяется 40 неравномерно распределенных импульсов. В общем случае за время такта на выходе выделяется N импульсов:

, (1)

где V1, V2, V4, V8, V16, V32 равны 0 или 1 в зависимости от уровня сигнала на соответствующем входе V.

На выходе p при переполнении счетчика действует сигнал переноса нулевого уровня. На выходе Z действует сигнал, инверсный сигналу на выходе Y. При поступлении на вход c1 логической “1” поступление импульсов на выход Y прекращается.

Таким образом, средняя частота выходных импульсов схемы равна

, (2)

где – частота входных импульсов схемы.

К макету прилагается отдельный блок цифрового коммутатора, в котором имеется генератор прямоугольных импульсов с частотами 100 кГц, 50 кГц, 10 кГц, 5 кГц, 2,5 кГц, а также восьмиканальный коммутатор логических сигналов для осциллографа. Диаграммы сигналов на выходах генератора изображены на рис. 10.

Р и с. 10. Диаграммы сигналов на выходах генератора цифрового коммутатора

Для выполнения работы требуется также источник питания типа ВУЛ=2 (1 шт.) и осциллограф типа С1=68 (1 шт.).

3. Порядок выполнения работы

1. Разработать указанную преподавателем схему счетчика. Варианты схем приведены в табл. 4.

Таблица 4

Вариант	Тип микросхемы	Коэф. пересчета	Предварительная установка числа	Направление счета
	К 155ИЕ2			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	К 155ИЕ5			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	К155ИЕ7			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			-
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+
	--"--			+

При использовании микросхем DD1, DD2 макета для построения счетчика с заданным коэффициентом пересчета следует использовать логические схемы DD5 макета И–НЕ. Определить теоретически и объяснить временные диаграммы сигналов схемы.

2. Собрать разработанную схему счетчика. Подключить к макету напряжение питания 8…10 В. Подать на входы сброса и установки счетчика логические уровни в соответствии с рекомендациями по применению конкретной микросхемы. Выход формирователя одиночных импульсов, запускаемого кнопкой К1, соединить со входом счетчика. Периодически нажимать кнопку К1, контролировать уровни сигналов с выходов счетчика. Контролировать уровни можно либо с помощью осциллографа, либо с помощью осциллографа и блока цифрового коммутатора логических сигналов.

Для использования блока коммутатора выходы счетчика соединить с входами каналов 1, 2… коммутатора, на вход канала 1 подать синхросигнал 10 кГц. Выход блока развертки осциллографа (на правой боковой панели клемма Ù) соединить с гнездом коммутатора “напряж. развертки”. Переключатель синхронизации на осциллографе установить в положение 1:1 “внеш.”, вход “Y” осциллографа соединить с гнездом “Y” коммутатора, вход синхронизации осциллографа “внеш.” соединить с выводом “2,5 кГц” коммутатора. Подать на коммутатор напряжение питания 8..10 В.

3. Установить переключателем “усиление” осциллографа желаемый масштаб изображения уровней сигналов, которые появляются на экране осциллографа один под другим.

Нарисовать экспериментально снятую диаграмму сигналов схемы и сравнить ее с теоретической.

4. Подать на вход счетчика сигнал частотой 10 кГц, снимаемый с блока коммутатора. Вход синхронизации осциллографа “внеш.” соединить с выходом старшего разряда счетчика, а при использовании микросхемы К155ИЕ7 – с выходом (³15) или (£0) в зависимости от направления счета счетчика (синхровход С соединить с используемым выходом переноса или заема). Остальные соединения между коммутатором, осциллографом и схемой макета выполнить, как было указано выше в п. 1.

Надлежащая синхронизация схемы устанавливается следующим образом:

- ручку “уровень” (на панели осциллографа) повернуть влево до упора (против часовой стрелки);

- ручкой “стабильность” добиться появления изображения сигналов на экране осциллографа, затем слегка завернуть ее влево, с тем, чтобы изображение сигналов пропало;

- ручку “уровень” поворачивать вправо до появления на экране осциллографа устойчивого изображения сигналов.

- установить переключателем “длительность” желаемый масштаб изображения сигналов по оси X.

- зарисовать наблюдаемые на экране осциллографа осциллограммы сигналов схемы и объяснить их.

5. Разработать схему соединений выводов управляемого делителя частоты К155ИЕ8 для обеспечения заданного коэффициента деления (2) частоты входных импульсов. Коэффициент , где N – номер варианта, указанный преподавателем (N = 1,2,…,63). Построить теоретически диаграмму сигналов на выводах схемы. Подать двоичный код, соответствующий числу N, на управляющие входы микросхемы DD4. Соединить счетный вход Т микросхемы с выходом формирователя К.

На остальные входы микросхемы подать логические сигналы “0”, “1” в соответствии с рекомендациями по применению микросхемы.

Подавая на счетный вход импульсы, контролировать выходной сигнал. Построить экспериментально диаграммы сигналов, сравнить их с теоретическими.

6. Подать на счетный вход микросхемы импульсы частотой 10 кГц.

7. Вход и выход микросхемы соединить с каналами 1 и 2 цифрового коммутатора. Вход синхронизации осциллографа “внеш.” соединить с выходом “P” микросхемы. Остальные соединения между коммутатором, осциллографом и схемой макета выполнить, как было указано в п. 1. режим синхронизации устанавливается как в п. 2.

Сравнить наблюдаемые на экране осциллографа осциллограммы сигналов с осциллограммами, построенными теоретически.

8. Собрать из схем DD1, DD2 шестиразрядный двоичный счетчик. Соединить выход Р схемы DD4 со входом этого счетчика. Выход сигнала переноса Р схемы DD4 через инвертор, выполненной на одной из схем DD5, соединить со входом сброса R счетчика. Выходы счетчика, а также вход Т и выход Р схемы DD4 соединить с каналами 1…8 коммутатора. Наблюдая на экране осциллографа осциллограммы сигналов, полученных с помощью коммутатора, определить код, действующий на выходах счетчика, непосредственно перед появлением импульса на выходе Р. Объясните работу собранной схемы.

Разобрать схему и убрать за собой рабочее место.

4. Содержание отчета

Отсчет должен содержать разработанные схемы счетчиков, регистров, делителей частоты, диаграммы сигналов разработанных схем, описание диаграмм сигналов.

Контрольные вопросы

1. Каковы диаграммы сигналов в схемах D- и JK-триггеров?

2. Каковы диаграммы сигналов в схемах двоичных счетчиков?

3. Как собрать схему счетчика с заданным коэффициентом пересчета?

4. Как работает схема счетчика К155ИЕ7?

5. Как работает схема делителя частоты К155ИЕ8?

6. Как подключить цифровой коммутатор к исследуемой схеме?

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Лачин В.И., Савелов Н.С. Электроника: учебное пособие. Изд. 6-е, перераб. и дополн. – Ростов на Д.: Феникс, 2007. – 703 с.

2. Угрюмов Е. Цифровая схемотехника. – СПб.: БХВ, 2001. – 528 с.

3. Валенко В.С. Полупроводниковые приборы и основы схемотехники электронных устройств. – М.: ДОДЭКА-XXI. 2001. – 365 с.

4. Степаненко И.П. Основы микроэлектроники. Изд. 2-е. – М.: Лаборатория Базовых Знаний, 2000. – 488 с.

Лабораторная работа ЭУ-13

“ИССЛЕДОВАНИЕ РЕГИСТРОВ ПАМЯТИ, ДЕШИФРАТОРОВ, МУЛЬТИПЛЕКСОРОВ”

1. Цель работы

Цель работы – ознакомление с характеристиками регистров памяти, дешифраторов, мультиплексоров и применение их в цифровой схемотехнике.

Общие сведения

Регистры памяти, дешифраторы и мультиплексоры выполнены на основе базовых логических элементов в цифровой схемотехнике.

Логические элементы оперируют сигналами, которые могут принимать значения только двух уровней – высокого и низкого (нулевого). Обычно сигнал высокого уровня обозначают единицей “1”, низкого уровня – нулем “0”.

Для описания поведения логических схем используют специальный раздел алгебры – алгебру логики. Все переменные в алгебре логики могут принимать два значения: 0 и 1. наиболее важными функциями алгебры логики являются функции ИЛИ (логического сложения X₁+X₂), И (логического умножения X1·X2), отрицания (инверсии) (функция НЕ). Эти функции определяются комбинационной табл. 1.

Таблица 1

Х1	Х2	(Х1+Х2)	(Х1Х2)

Функция инверсии является функцией одного аргумента, функции И, ИЛИ могут быть функциями многих аргументов:

Y=X₁X₂...X_n (умножение), Y=X₁+X₂+...+X_n (сложение).

Логическая функция описывается комбинационной таблицей из 2-х строк, двух аргументов – таблицей из 4-х строк, n -аргументов – таблицей из 2 ⁿ строк. Пример – комбинационная табл. 2 для функций Y=X₁X₂X₃ и Y=X₁+X₂+X₃.

Таблица 2

Х1	Х2	Х3	Х1Х2Х3	Х1+Х2+Х3

Cуществуют и другие логические функции. Логическая функция многих аргументов, описывающая реализующую ее комбинационную электронную схему, может определяться не только комбинационной таблицей, но и выражением, включающим в себя определенные выше логические функции, например:

. (1)

При подстановке в выражение значений аргументов определяется значение функции, например, при X₁=0, X₂=1, X₃=1, X₄=1 это значение равно

f (0,1,1,1) = (0+ ) ( +1) + 1·1·1= (0+0) (1+1) + 1·1 = 0·1+1= 0+1 = 1.

Выражение для логической функции можно определить следующим образом, исходя из ее комбинационной таблицы. Для каждого набора переменных, на котором функция равна единице, записывается элементарное произведение всех аргументов, причем если аргумент в этом наборе принимает значение 0, то записывается его инверсия. Выражение для функции определяется логической суммой этих элементарных произведений. Например, функция, заданная в табл. 3, может быть представлена выражением

(2)

Если функция на всей совокупности наборов переменных принимает нулевое значение меньшее число раз, чем единичное (в столбце комбинационной таблицы число нулей меньше, чем число единиц), то для инверсии функции более компактным выражением будет выражение, составленное аналогичным образом из элементарных произведений аргументов для каждого набора переменных, на котором функция равна нулю. Например, функция, заданная табл. 4, может быть представлена выражением

(3)

Таблица 3 Таблица 4

Номер набора	Х1	Х2	Х3	Y		Номер набора	Х1	Х2	Х3	Y

Выражения (2) и (3) могут быть приведены к более компактной форме при использовании теорем алгебры логики. Реализуются они с помощью логических элементов И, ИЛИ, НЕ, обозначения которых на схемах приведены на рис. 1.

Распространение получили также элементы, реализующие комбинированные функции И–НЕ, ИЛИ–НЕ. При объединении входов любой из этих элементов реализует функцию НЕ. Комбинационная таблица для этих функций приведена в табл. 5.

Р и с. 1. Обозначение логических элементов

Таблица 5

	Х1	Х2

Схема И называется также вентильной, поскольку, как это видно из табл. 1, она пропускает один из сигналов (например, X) на вход (Y = X₁) при значении другого сигнала, равном 1, и не пропускает его (Y = 0) при значении другого сигнала, равном 0.

На основе описанных логических схем строятся основные модули цифровой схемотехники – дешифраторы, мультиплексоры, счетчики, регистры.

Дешифраторы

Дешифратор – это схема для преобразования позиционного двоичного кода в унитарный цифровой код. Он реализует таблицу преобразований, например, для трехразрядного двоичного кода (табл. 6).

Таблица 6

Х1	Х2	Х3	Y
			Y0
			Y1
			Y2
			Y3
			Y4
			Y5
			Y6
			Y7

В этой таблице Y_i – вывод, на котором действует единичный сигнал при соответствующем наборе переменных.

Как видно из табл. 6, дешифратор реализует функции

Схема такого дешифратора и его условное изображение представлены на рис. 2.

Р и с. 2. Схема дешифратора и его обозначение

Входы называют адресными входами, а сигналы, которые на них поступают, адресными сигналами, или адресами.

Дешифратор используется для реализации произвольной функции алгебры логики. Для этого необходимо использовать схему ИЛИ, входы которой надо соединить с теми выходами дешифратора, на которых действует единичный сигнал при подаче на входы адресов единичных значений логической функции. Например, комбинационная схема, реализующая функцию, заданную табл. 3, изображена на рис. 3. Дешифратор может быть использован также в качестве распределителя сигналов, поскольку при подаче на его входы последовательно увеличивающегося двоичного кода единичный выходной сигнал перемещается в направлении увеличения номера выхода.

Диаграммы сигналов в такой схеме изображены на рис. 4. Двоичный код обычно формируется двоичным счетчиком импульсов C, также изображенных на рис. 4.

Р и с. 3. Комбинационная схема на дешифраторе

Объединяя выходы распределителя с помощью схем ИЛИ, можно создать схему генераторов различных последовательностей сигналов. Одна из схем двухфазного генератора и диаграмма сигналов приведены на рис. 5.

Р и с. 4. Диаграмма сигналов распределителя

Р и с. 5. Схема двухфазного генератора на основе дешифратора
и диаграммы сигналов

Мультиплексор

Мультиплексор – это схема с одним выходом, информационными и адресными входами. Он передает сигнал на выход с того входа, номер которого определяется адресом – двоичным кодом, действующим на адресных входах. Условное изображение мультиплексора 8 1, имеющего информационные входы D₀...D₇, адресные входы и два выхода – прямой Y и инверсный , приведено на рис. 6.

Мультиплексор реализует логическую функцию

(4)

Сравнение выражений (4) и (2) показывает, что мультиплексор можно использовать для реализации логической функции, если входной сигнал D_i рассматривать как конкретное значение Y на соответствующем наборе переменных .

На рис. 7 представлена комбинационная схема, реализующая функцию, заданную в табл. 4.

Р и с. 7. Комбинационная схема на мультиплексоре

Р и с. 6. Мультиплексор

.

Для реализации функции от 4 переменных мультиплексор дополняется инвертором для получения инверсии четвертой переменной X₄. Например, функция Y, описанная в табл. 7, определяется выражением

,

(5)

где А_i – переменная, определяемая соответствующим произведением :

Таблица 7

Номер набора	Х4	Х3	Х2	Х1	Y	Y1

Можно заметить, что i – номер набора , при котором .

Число i определяет и номер входа мультиплексора, на который подается один из сигналов 0,1, в соответствии с выражением (5).

Схема, реализующая эту функцию, изображена на рис. 8, а.

Если функция принимает нулевые значения меньшее число раз, чем единичные, то удобнее составить выражение для инверсии функции, как это было сделано при определении выражения (4), и, соответственно, использовать инверсный выход мультиплексора. Функция , заданная в правом столбце табл. 8 (отмечен серым цветом), определяется выражением

Схема, реализующая эту функцию, изображена на рис. 8, б.

Р и с. 8, а. Комбинационная схема на мультиплексоре

Р и с. 8, б. Комбинационная схема на мультиплексоре с инверсным выходом

Триггерные схемы

Регистры памяти и счетчики строятся на основе триггеров. Триггер – это схема с двумя устойчивыми состояниями, кодируемыми цифрами 0 и 1. Обычно считают, что триггер находится в состоянии 1, если сигнал на его выходе Q имеет высокий уровень (единичный сигнал), и в состоянии 0, если сигнал на его выходе имеет низкий уровень (нулевой сигнал).

Триггер имеет информационный (D) и тактовый (С) входы. При поступлении на информационный вход логического сигнала (“0” или “1”) триггер устанавливается в соответствующее состояние и запоминает его, то есть в триггер записывается информация.

Информация может записываться в триггер только при наличии на тактовом входе единичного сигнала (тактового сигнала, или синхросигнала).

Кроме указанных входов, триггер имеет установочные входы R и S, которые позволяют устанавливать триггер в состояние “0” и “1” путем подачи на эти входы комбинаций сигналов в соответствии с табл. 8. Как видно из таблицы, при нулевых сигналах триггер не меняет своего состояния .

Таблица 8

Rn	Sn	Qn+1
		Qn
		x

При других комбинациях триггер устанавливается в состояние, соответствующее сигналу на входе S.

Комбинация сигналов

является запрещенной, при ней триггер устанавливается в неопределенное состояние. Триггер может работать в счетном режиме, когда он пересчитывает по модулю 2 импульсы, поступающие на его тактовый вход (счетный вход). Такие счетные триггеры являются основой различных счетчиков.

Счетчики

Дата добавления: 2015-07-21