Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Теореми ДЕ.Моргана

Англійський математик де Морган (1806—1871) доповнив аксіоми алгебри логіки теоремами, названими в його честь. Теореми де Моргана мають велике практичне значення при спрощенні виразів, що інвертуються, для логічних операцій з елементами І-НЕ і АБО-НЕ. Існують дві теореми де Моргана.

Перша теорема де Моргана:

Ця теорема доводиться за допомогою таблиці істинності (мал. 4.17).

Друга теорема де Моргана:

Згідно з теоремами взаємно міняється тип логічної операції (І і АБО). Друга теорема доводиться за допомогою таблиці істинності (мал. 4.18).

Мал. 4.17. Таблиця істинності для Мал. 4.18. Таблиця істинності для доведення другої теореми Моргана.

доведення першої теореми Моргана.

Покажемо важливість теорем де Моргана на прикладі. З їх допомогою можна значно спростити вираження:

Перша частина рівняння згідно з першою теоремою перетвориться в Друга частина рівняння згідно з тією ж теоремою перетвориться в згідно з аксіомою 9 рівно R

Послідовність змінних по аксіомах 8, 7 і 6: змінена. Проведемо перетворення

4. 3. Аксиомы и тождества алгебры логики

Теореми де Моргана діють також і для логічних операцій з великою кількістю змінних:

8.Синтез схем на логічних елементах

Цифрові електронні схеми на логічних елементах застосовуються як схеми управління для самих різних завдань контролю і регулювання технологічних об'єктів. Під синтезом схеми розуміють її проектування (розробку).

Перед початком синтезу схеми має бути чітко і однозначно сформульовано завдання, яке повинна вирішувати схема. Словесні формулювання часто можна трактувати неоднозначно. Тому технічному завданню на розробку схеми потрібно приділити особливу увагу.

В першу чергу потрібно призначити вхідні змінні. Як символи застосовують заголовні букви алфавіту, починаючи з першої, з індексом або без.

Вхідні змінні, наприклад:

Потім призначають вихідні змінні. Як символи для вихідних сигналів застосовують заголовні букви алфавіту, починаючи з останньої:

Вихідні змінні, наприклад:

Потім необхідно звести наклеп, за яких умов змінні дорівнюють 1 і 0.

Після цього можна приступати до складання таблиці істинності. Відразу стане ясно, чи був словесний опис однозначним. Якщо в процесі складання таблиці зустрічається неясність, її треба відразу усувати шляхом обговорення з останніми розробниками і замовниками.

Таблиця істинності однозначно визначає, як працюватиме проектована схема.

Після побудови таблиці істинності підбирають логічні елементи, на яких її можна реалізувати. Схема має бути як можна простіше і складатися з елементів, що є в наявності. Слід спробувати максимально спростити знайдену схему. Якщо в наявності є, наприклад, лише елементи І-НЕ, схему треба перетворити так, щоб вона складалася лише з елементів І-НЕ.

Отже, для синтезу схеми можна виділити п'ять кроків:

1. Опис функції необхідної схеми.

2. Призначення вхідних і вихідних змінних величин і привласнення значень 0 і 1.

3. Складання таблиці істинності.

4. Визначення необхідних логічних операцій.

5. Спрощення і при необхідності перетворення схеми.

9.Карти Карно для більш ніж 5 змінних

На практиці нормальні форми АБО з більш ніж п'ятьма змінними зустрічаються рідко. Тому рідко виникає необхідність і в діаграмах Карно для більш ніж п'яти змінних. Проте такі діаграми реальні. Діаграми для шести змінних ще можна наочно представити. При семи і більш змінних наочне представлення діаграми скрутне.

Для шести змінних можливі 64 різних повних кон'юнкції. Отже, карта Карно для шести змінних повинна мати 64 поля. Якщо як початкова брати діаграми для п'яти змінних величин, то до неї треба додати ще третій і четвертий рівні-поверхи (рис 5.45).

Мал. 5.45. Карта Карно для шести змінних.

Мал. 5.46. Карта Карно для шести змінних, розгорнута на одній плоскості.

Чотири рівні можна розташувати в одній плоскості (мал. 5.46). При угрупуванні потрібно постійно пам'ятати, як реально розташовані рівні відносно один одного.

Для нормальної форми АБО з шістьма і більш змінними доцільно замінювати дві або три змінних нової змінної. Спрощення може відбуватися у декілька етапів:

10.Схема контролю на парність(непарність)

Схема контролю парності

Для виявлення помилок в кодах (див. разд. 8.7 і 8.8), а також для завдань контролю і спостереження часто потрібна схема, в якій вихід дорівнює 1 тоді, коли парне число входів мають стан 1.

Така схема називається схемою контролю парності.

Потрібно синтезувати схему з чотирма входами. Вхідні змінні — А, В,C і D). Вихідна змінна — Y

Спочатку потрібно скласти таблицю істинності. 7 завжди дорівнюватиме 1, якщо 0, 2 або 4 вхідних змінної рівні 1 (мал. 5.56). З таблиці істинності виходить нормальна форма АБО:

Окремі повні кон'юнкції пронумеровані. Спробуємо спростити нормальну форму АБО за допомогою карти Карно (мал. 5.57). Тут ми зіткнулися з окремим випадком, коли утворення груп неможливе. Значить, дана нормальна форма АБО не спрощується, і її схема приведена на мал. 5.58.

Схема контролю непарності

Схемою контролю непарності називається схема, в якій вихід дорівнює 1 тоді, коли непарне число входів мають стан 1. Схема повинна мати 3 входи. Потрібно синтезувати максимально просту схему в базисі І-НЕ.

11.Швидкодія мікросхем,час перемикань елемента чи логічної схеми

Швидкість роботи схеми визначається часом перемикання її логічних елементів. Розрізняють поняття швидкодії логічного елементу, тобто час реакції елементу на зміну сигналу на входах і час наростання сигналу- tT

Швидкодію tPHL характеризує час затримки вихідного сигналу по відношенню до вхідного при зміні стану виходу з L на H

Відповідно характеризує час затримки вихідного сигналу по відношенню до вхідного при зміні стану виходу з Н на L. Для виміри швидкодії використовують відносний рівень 1,5 В Мал. 6.19 показує, що швидкодія tPHL характерізуєт час, за який на виході з'являється напруга входу 1,5 В. Характерістіка для представлена на мал. 6.20. Середня швидкодія гр визначається таким чином:

Замість терміну «швидкодія» також застосовується термін «час затримки сигналу». Перехідний час сигналу відноситься лише до виходу елементу. Воно характеризує крутість фронтів вихідної напруги.

Час наростання сигналу tTLH характеризує час, необхідний для віз растанія вихідної напруги з 10 % до 90 % різниці між L і H.

Время tTLH показано на рис. 6.21. Время нарастания сигнала tTHLхаракте­ризует время, необходимое для уменьшения выходного напряжения с 90 до 10 % разницы между Ь и Н (рис 6.22).

Час tTLH показаний на мал. 6.21. Час наростання сигналу tTHL характеризує час, необхідний для зменшення вихідної напруги з 90 до 10 % різниці між L і Н (рис 6.22).

12.Навантажувальна здатність мікросхем

Для управління логічними елементами потрібні певна напруга і струми. До виходу елементу може приєднуватися лише певна кількість входів. Якщо підключити більше входів, то вихідний рівень недопустимо знизиться. Елементи будуть переобтяжені, а схема працювати не буде.

Розрізняють два коефіцієнти навантажень: вхідний коефіцієнт навантаження і коефіцієнт розгалуження по виходу. Для кожного сімейства схем визначено номінальне вхідне струмове навантаження елементів. Для ТТЛ-елементів:

 

Вхідний коефіцієнт навантаження логічного елементу дорівнює одиниці (FI = 1), якщо вхід елементу споживає номінальну потужність.

Спеціальні входи можуть споживати подвійну або потрійну номінальну потужність. Тоді їх коефіцієнт навантаження рівний двом і відповідно трьом. Такі коефіцієнти навантажень зустрічаються перш за все в інтегральних схемах з високою щільністю елементів.

Під коефіцієнтом розгалуження логічного елементу по виходу Р0 розуміють кількість нормальних входів інших елементів, яке може бути підключене до його виходу.

Нормальним для стандартних логічних елементів вважається коефіцієнт розгалуження не менше 10. Силові логічні елементи мають коефіцієнт розгалуження не менше 30.

13.Завадостійкість мікросхем

Перешкоди у вигляді імпульсів напруги можуть викликати мимовільні помилкові перемикання виходів логічних елементів з Н на L і навпаки з L на H. Щоб це не відбувалося, необхідний зазор між допустимими діапазонами ВИСОКОГО і НИЗЬКОГО рівнів. Чим більше зазор, тим вище перешкодостійкість схеми.

Розрізняють статичну і динамічну (імпульсну) перешкодостійкість.

Статична перешкодостійкість елементу відноситься до імпульсів напруги, що діють довше за середню тривалість перехідних процесів в схемі tP До статичних перешкод також відносяться повільно зростаючі імпульси напруги.

Статична перешкодостійкість характеризує максимально допустиму зміну напруги на входах елементу, при якому не відбувається зміна стану виходу.

Вона вказується для номінального режиму роботи і для найсприятливішої комбінації чинників, що впливають на перешкодостійкість. Наприклад, при невдалому співвідношенні напрузі логічних елементів, що управляють і керованих, несприятливому поєднанні вхідних сигналів, при неномінальної температурі довкілля і при задіяному максимальному коефіцієнті розгалуження. Таку комбінацію називають випадком гіршої перешкодостійкості.

Динамічна перешкодостійкість елементу відноситься до імпульсів напруги, що тривають менше середньої тривалості перехідних процесів в схемі tP. Відповідна імпульсам енергія, що характеризується амплітудою і тривалістю імпульсу, не повинна перевищувати певне граничне

значення. Динамічна перешкодостійкість залежить в основному від чутливості входу логічного елементу. Вона описується граничній кривій (мал. 6.24). Динамічна перешкодостійкість характеризує тривалість перешкоди по напрузі певної величини на входах елементу, при якій не про виходить зміна стану виходу.

Точні дані для допустимої амплітуди напруги перешкоди і допустимий час її дії отримують з аналізу характеристик (мал. 6.24). При цьому існують криві для H-уровня і L -уровня. Якщо на вході діє стан Н то слід користуватися кривою для H-уровня. Відповідно якщо на вході діє стан L, то слід користуватися кривою для L-рівня. H-уровні більш помехоустойчиви, тому крива для H-уровня проходіт вище.

14.Комбінаційні послідовнісні схеми

В комбінаційних схемах (КС) сукупність вихідних сигналів (вихідне слово У) у будь-який момент часу однозначно визначається вхідними сигналами (вхідним словом X), що поступають на входи в той же момент часу. Спосіб обробки інформації, що реалізовується в цих схемах, називається комбінаційним, оскільки результат обробки інформації залежить тільки від комбінації вхідних сигналів і виробляється відразу при подачі вхідної інформації. Закон функціонування КС визначений, якщо задано відповідність між її вхідними і вихідними словами, наприклад, у вигляді таблиці. Ця відповідність може бути задана і в аналітичній формі з використанням булевих функцій. Інший, складніший клас перетворювачів дискретної інформації складають цифрові автомати. Цифровий автомат на відміну від комбінаційної схеми має деяке кінцеве число різних внутрішніх станів. Під впливом вхідного слова цифровий автомат переходить з одного стану в інший і видає вихідне слово. Вихідне слово на виході цифрового автомата в такті визначається в загальному випадку вхідним словом, що поступило в цей такт на вхід автомата, і внутрішнім станом автомата, який з'явився результатом дії на автомат вхідних слів в попередні такти. Комбінація вхідного слова і поточного стану автомата в даному такті визначає не тільки вихідне слово, але і той стан, в який автомат перейде до початку наступного такту. Цифровий автомат містить пам'ять, що складається з елементів (ЗЭ), що запам'ятовують, - трігерів, елементів затримки і ін., що фіксують стан, в якому він знаходиться. Комбінаційна схема не містить ЗЭ. Тому її називають автоматом без пам'яті або примітивним автоматом. Вихідне слово виробляється в КС, причому вхідними змінними для неї служать букви вхідного слова і стану ЗЭ - стан автомата.

Послідовнісна схема (ПС) має в своєму складі логічні і запам’ятовуючі елементи. До ПС можна віднести, практично, всі вузли цифрової техніки, що не відносяться до комбінаційних схем. В посібнику розглядаються питання асинхронних і синхронних ПС (АПС і ПС). В якості прикладів синтезу ПС приведені такі вузли цифрової техніки, як тригери, багатофункціональні регистри та лічильники, інтерфейсні та інші схеми. Як результат цього викладені зведені правила проектування послідовнісних схем. В останньому розділі викладені питання проектування пристроїв та вузлів цифрової техніки в плані виконання студентами розрахунково – графічних робіт та запропоновані відповідні завдання.

15.Арифметичний суматор,додавання двійкових кодів

 

додавання відбувається за тим же принципом, як і для двійкових чисел. Воно не представляє проблем до тих пір, поки результат не потрапляє в область псевдотетрад.

Если при сложении возникает псевдотетрада, значит, сумма больше, чем 9 и должна представляться двумя тетрадами. В этом случае следует применить корректирующее сложение. К псевдотетраде следует прибавить число 6(10) = 0110(2). Тогда получают две тетрады.

Загалом, діє правило Якщо при складанні двох ВСD-чисел виходить результат, рівний або більший 10(10) то для корекції до результату потрібно додати число 0110

додавання ВСD чисел, які складаються з декількох тетрад, відбувається потетрадно справа наліво. Якщо при складанні двох тетрад виникає перехід в 5-ом розряді, то він передається до найменшого розряду наступної тетради. Збільшення корекції 0110 потрібно робити завжди, якщо результат складання двох тетрад рівний або більше 10.

16.Півсуматор,повний суматор, таблиця станів

Півсуматор є найпростішою рахунковою схемою.

Півсуматор може складати два двійкові числа.

Діють наступні правила:

Цифра, що додається, позначається змінною А. Другая цифра, що додається, позначається змінною В. Схема повинна мати два виходи. Вихід з вагою 2° назвемо Z, вихід з вагою 21 назвемо U (перенесення). Якщо двійкове число 0 ставиться у відповідність стану 0 і двійкове число 1 ставиться у відповідність стану 1, то виходить таблиця істинності на мал. 14.1.

З таблиці істинності легко можуть бути визначені через нормальні форми АБО логічні функції півсуматора. Повні кон'юнкції виділені сірим на мал. 14.1. Півсуматор позначається знаком підсумовування (DIN 40900, частина 12).

Для побудови повних суматорів потрібні схеми, які можуть складати три двійкові числа, оскільки при складанні двох двійкових чисел необхідно уміти складати перенесення.

Повним суматором називаєтса схема, яка може складати три двійкові числа

Схема повного суматора проектується по правилах синтезу схем (див. гл. 5). Повний суматор має три входи — для кожного двійкового числа, що складається. Назвемо їх А, В і С. Виходи називаються, як і в півсуматорі, Z і U.

17.Віднімання двійкових кодів

Віднімання в двійково-десятковому коді виробляється збільшенням доповнення.

Розрізняють доповнення до дев'яти і доповнення до десяти

Негативні BCD числа мають бути розпізнавані як негативні. Якщо при відніманні виходить негативне число, це повинно бути відразу зрозуміло. Потрібна особлива ознака.

Якщо при складанні точного доповнення до десяти зі ВСО-тетрадою не утворюється перенесення в 5-й розряд, то результат є негативним числом.

18.Множення двійкових кодів.Блок-схема перемножувала кодів

----------------------

19.Арифметично-логічні пристрої

При розробці універсальних схем доцільно брати за основу розширені 4-бітові суматори-вичітателі (див. рис. 14.23), які були розглянуті в попередньому розділі. З цією схемою вхідні сигнали А і В за вибором можуть складатися і відніматися.
Додатково потрібно, щоб з сигналами А і В можна було проводити операції:

логічного множення І;

логічного складання АБО;

ВИКЛЮЧАЄ АБО.

Схема для проведення 4-бітового І-множення показана на рис. 15.1. Також зображені схеми для 4-бітових АБО, і 4-бітових виключає Або, логічних функцій (рис. 15.2).

Схема, яка може складати і віднімати два N-бітових слова, а також проводити над ними операції логічного множення І, логічного складання АБО і виключає АБО, називається арифметико-логічний пристрій (АЛП).


Дата добавления: 2015-12-08; просмотров: 265 | Нарушение авторских прав



mybiblioteka.su - 2015-2024 год. (0.018 сек.)